随着人工智能技术快速发展，市场对算力的需求越来越大。作为算力的基石，存储芯片所带来的数据交互延时与功耗问题，是制约算力提升的瓶颈。信息存储的终极目标是实现单电子存储器。量子力学预测，将单电子限制在极小空间内可以实现两个可区分的量子态。然而，传统器件尺寸的缩小反而会放大边缘电容效应，从而阻碍了单电子存储器的实验观测。
近日，复旦大学周鹏教授、刘春森副教授团队发明的“量子闪存”（Quantum Flash）技术, 成功构建出共面的漏极-沟道-源极“归壹”结构。首次在室温（27℃）环境下, 清晰观测到了单电子的非易失性存储行为。这不仅彻底打破了“单电子存储”无法实现的传统认知, 开创了单电子量子存储的全新理论体系, 更为AI时代算力革命奠定关键理论基础。
2026年7月16日，相关工作在Science上发表了题为“Robust single-electron memory with quantum states manipulation”研究论文。刘春森副教授和博士生向昱桐为论文第一作者, 周鹏教授、刘春森副教授为论文通讯作者。
漏极-沟道-源极“归壹”结构
Science对此给予了评价：“ 前景广阔、潜在高影响力，在存储物理学和纳米器件工程领域备受关注”；“引入新理论机制（态密度剪刀），使得量子态的工程化操控成为可能”。
打破“不可能”
常温下实现诺奖级物理现象
如果将人工智能比作一辆高速行驶的赛车，存储芯片就是它的“油箱”和“引擎”——既要在极短时间内供给算力所需数据（高速、低功耗），又必须让数据在断电后不丢失且能海量存储（大容量、非易失）。提升AI算力上限，必须突破传统存储器的速度与功耗极限。
去年4月，团队于Nature 期刊提出“破晓（PoX）”器件，实现了世界最快400皮秒超高速非易失存储，解决了自1967年浮栅晶体管发明后，高速与非易失无法兼得的基础性难题。
“破晓（PoX）”皮秒闪存器件，其擦写速度可提升至亚1纳秒（400皮秒），是迄今为止世界上最快的半导体电荷存储技术。
当人类最快的电子存储速度被“破晓”突破，存储器的密度极限又在哪里？团队将目光投向了电荷存储的理论极限 – 电子。作为不可分割的基本粒子，电子在理论上是构筑最小数据单元的终极载体，这也被称作“单电子存储”。然而，由于其深涉基本粒子的量子行为，科学界一度将其视为“理论上可行、实验中无法观测”的空中楼阁。
如果把存储器件看作一个“蓄水池”，电子就是池中的“一滴水”。根据海森堡不确定性原理，当电子被限制在越小的空间，其能量波动就越大，量子效应就越显著。上世纪末，科学家试图观测单电子存储时，就像试图感知“一滴水”在巨大水库中的波动。结果显示，单个电子仅贡献了数十毫伏的电压变化，且状态在不到5秒内消失。
面对困境，团队从量子力学基本原理出发，重新审视单个电子操控的边界，利用二维半导体原子级厚度的天然“囚禁”优势，独创性地提出了自对准平面裁剪方案，成功构建出共面的漏极-沟道-源极“归壹”结构。
漏极-沟道-源极“归壹”结构
实验显示，仅需注入单个电子，存储窗口便可达0.5伏特，数据在室温（27℃）下依然保持稳定。相较于1997年《科学》（Science）杂志报道的55 mV且仅能维持5秒的硅基单电子存储，这项工作将室温下的单电子量子态信号放大了近一个数量级，并具备了真正的非易失性。
该研究将电荷存储的信息密度提升至理论极限，实现了“一电子一比特”，也为面向人工通用智能（AGI）需求的高密度存储器研发提供了新的技术基础。
八年磨一剑
打通基础研究到产业化全链条
以底层器件为锚点，团队聚焦存储根本问题，层层攻关近八年时间。
早在2018年，团队利用多重二维材料构建二维半浮栅闪存结构，将存取速度提升至10纳秒量级，这也是他们发表在纳米技术领域国际期刊Nature Nanotechnology上的第一篇闪存技术相关成果。但该技术结构复杂，断电后数据仅能保存十秒左右。
团队实验室
此后团队不断迭代，发现Flash（闪存技术）本身也能快速存取；2024年前后，陆续攻克电荷极性、电场控制等细节问题。团队研制出的“破晓”器件半年后，将技术融入CMOS工艺，研发出“长缨（CY-01）”混合架构全功能闪存芯片，攻克了新型二维信息器件工程化的关键难题，证明与CMOS硅工艺兼容的原型芯片产业化可行。这一成果被Nature评价为“原创性突破”，入选2025年度“中国科学十大进展”。
封装后的二维-硅基混合架构闪存芯片（带PCB板）
在前期工作的积累以及一年多集中攻关后，团队如今研发出了“归壹”结构，突破了存储器的信息密度理论极限。在团队看来，成功源于始终追问根本科学问题 – 存储器的速度极限和密度极限分别是什么？“回到基础问题，路径反而清晰。”
在此过程中，他们不但突破信息密度极限，还独创性提出“态密度剪刀”理论，揭示了一种前所未见的反常量子存储行为：在能量空间中用一把无形的“量子剪刀”将特定的量子态精准“裁剪”，使其凭空消失。这一发现不仅开创了单电子量子存储的全新理论体系，更为量子存储走向工程应用拼上了关键版图。
该器件实现了“一个电子对应一比特”，已达到量子理论极限。下一步，团队将着力推进该器件的工程化与大规模芯片集成，推动基础研究走向产业应用。
与硅工艺兼容的“归壹”单电子存储器件
图文介绍
理论上，理想的单电子存储器件的各端子之间不存在边缘电容。然而在实际的体沟道材料模型中，由于体沟道的厚度，栅极与沟道侧壁之间不可避免地存在边缘电容（Cfrg）。这种寄生电容会导致器件的ΔVth量子值大幅降低，且随着器件面积的缩小，边缘电容效应会愈发显著。研究表明，单纯缩小器件面积不足以实现大的ΔVth量子，而沟道厚度是决定性因素。因此，厚度低于1 nm的二维材料成为了抑制边缘电容效应、研究单电子存储器的理想候选材料。
图1. 单电子存储器理论与边缘电容效应。A) 理想单电子存储器件中ΔVth与编程VGS幅度的关系；B) 存储层电势（VSL）与编程VGS幅度的关系；C) 硅基单电子存储器件示意图，栅极与沟道间的边缘电容导致ΔVth量子值远小于V*；D) ΔVth量子与V*的比值随存储层面积的变化关系。
为了实现稳定的量子存储测量，采用石墨烯沟道制备了二维单电子存储器件。该器件采用了共面DCS设计和边缘接触，消除了各端子间的寄生电容，将Cfrg的影响降至仅约2.4%。器件采用底部hBN封装、顶部hBN作为隧道层以及Al₂O₃作为阻挡层。实验结果显示，在室温下，每次从存储层移除或注入一个电子，都会产生约0.5 V的量子化ΔVth（即V*），并且相邻量子态之间的最小编程电压间隔也呈现出相同的量子化步长。
图2. 室温二维单电子存储器件。A) 基于共面DCS结构的二维单电子存储器件示意图及HR-TEM图像；B) 二维单电子存储器件中移除电子的能带图；C) 施加不同编程VGS幅度前后的转移曲线；D) ΔVth与编程VGS幅度的关系，展示了单电子的移除（左）与注入（右）。
该二维单电子存储器件展现出一种与宏观存储行为完全不同的自限幅编程量子现象。在室温下，当编程脉冲持续时间在20至90 ns之间变化时，其ΔVth值几乎保持不变，这与传统大尺寸闪存中ΔVth与脉冲时间正相关的特性截然不同。此外，器件证实了出色的非易失性数据保持能力，各量子态在室温下经过5000秒后依然保持稳定。与工业产品及其他使用纳米材料作为存储层的器件相比，该二维单电子存储器件表现出高达0.5 V的ΔVth量子值，为稳健的量子态观测提供了有力支持。
图3. 二维单电子存储器件的鲁棒性与非易失性。A) 二维单电子存储器件中ΔVth与编程VGS持续时间的关系；B) 不同量子态的ΔVth与保持时间的关系；C) 不同文献报道的室温单电子存储器件中ΔVth量子值的比较。
针对石墨烯沟道的特性，修正了单电子存储理论，并发展了“态密度剪刀（DOS-scissors）”理论以探索独特的量子存储效应。在采用石墨烯作为存储层的双狄拉克结构中，由于存储层石墨烯受到的栅极控制力较弱，其费米能级会被调制到态密度为零的区域。当费米能级进入该零态密度区时，存储层无法提供可供隧穿的电子，导致电子移除过程被抑制。这使得原本应在特定电压下出现的量子态被“剪断”而消失，需要额外施加2V的编程电压才能促使费米能级跨越该区域并触发下一次隧穿，从而实现了对单一量子态的高精度操控。
图4. 双狄拉克结构设计实现的量子态消失现象。A) 双狄拉克结构在不同编程VGS幅度下的器件示意图及能带图；B) 双狄拉克结构中ΔVth与编程VGS幅度的关系，展示了相邻量子态之间出现±2V编程电压间隔的异常量子行为。
研究工作得到了科技部重点研发计划、国家自然科学基金人才项目、上海市基础研究特区计划等项目的资助，以及教育部创新平台的支持。
原文链接：https://science.org/doi/10.1126/science.aeg6638
本文来自化学与材料科学，本文观点不代表石墨烯网立场，转载请联系原作者。
