芯译前沿 | 复旦大学周鹏 Nature Materials：面向硅基路线的二维器件与集成技术

一句话总结

复旦大学周鹏教授系统梳理二维材料与硅基技术的融合路径，区分 “on-silicon” 与 “with-silicon” 两种集成范式，从材料制备、器件设计到电路集成逐层解析关键要求，明确二维材料在硅主导半导体产业中的定位与未来发展方向。相关工作发表在Nature Materials。

文章题目：Two-dimensional devices and integration towards the silicon lines

文章链接：https://doi.org/10.1038/s41563-022-01383-2

拟解决的关键科学问题

硅基 CMOS 电路因本征物理限制，尺寸微缩与性能提升难以持续，二维材料凭借原子级厚度与优异物性成为弥补硅基缺陷的理想候选，但如何将其高效融入成熟硅基平台仍缺乏清晰统一的技术路线。

文章内容

面向硅基路线的二维器件与集成

摘要

尽管付出了技术努力并进行了升级，但在固有的硅极限面前，互补金属氧化物半导体电路的进步已变得不可持续。人们正在寻找新材料来弥补硅的不足，而二维材料因其原子级薄的结构和奇异的物理性质被认为是很有前途的候选者。然而，将二维材料融入硅平台的潜在适用方法仍有待阐明。在此，我们尝试搭建二维材料与硅技术之间的桥梁，从集成器件到单片“在硅上”（硅作为衬底）和“与硅”（硅作为功能组件）电路，并讨论材料合成、器件设计和电路集成方面的相应要求。最后，我们总结了二维材料在以硅为主导的半导体产业中所扮演的角色，并提出了前进方向，以及预计在不久的将来成为主流的技术。尽管通过持续的尺寸缩放来增加晶体管密度，集成电路的性能取得了进步。场效应晶体管的尺寸缩小遵循登纳德缩放定律，但最终因掺杂复杂性和栅极漏电而停止。随后，架构迭代和优化的努力接替了缓解短沟道效应的任务。继鳍式场效应晶体管取得显著成功后，多桥沟道场效应晶体管（包括纳米片、叉片）和互补场效应晶体管等架构已经出现，它们有望进一步延续摩尔定律。此外，缩放规则要求随着栅极长度的减小而减小沟道厚度，以确保足够的静电控制来抑制短沟道效应。然而，当沟道厚度低于4纳米时，体硅表面和内部的缺陷不可避免地导致载流子迁移率显著下降（图1b）。尽管相关技术持续进步，晶格和沟道限制以及量子隧穿限制将在可预见的未来导致硅缩放的终止。

二维材料似乎是很有前途的候选者，因为它们无悬挂键的钝化表面最大限度地减少了散射效应，并保证了原子级厚度下的迁移率而不退化，如图1b所示。利用玻尔兹曼输运方程和费米黄金定则的理论模型，系统评估了由本征和非本征散射机制限制的迁移率，表明二维沟道内部或外部低电荷杂质浓度保证了高迁移率。然而，由于载流子自由散射长度通常大于10纳米，仅评估迁移率存在一些不确定性，特别是对于按比例缩小的器件。相反，电流密度提供了一个更全面的视角。根据对不同沟道长度和接触材料的过渡金属二硫属化物器件饱和电流的统计（图1c），开态电流经历了从接触限制到速度饱和的转变，并且二维短沟道器件的电流密度与90纳米节点的应变硅晶体管相当，接近国际器件与系统路线图2028版的高性能和低功耗目标。此外，随着厚度缩放，硅的带隙会受到量子限制效应的影响而变宽，而二维材料则受益于其固有的超小厚度和相对较大的有效质量，表现出对量子效应的强鲁棒性。二维器件具有类似绝缘体上硅的天然结构，能有效免疫短沟道效应，并受益于有效质量和带隙组合的灵活匹配，从而实现超越硅的性能，特别是对于短沟道。通过应用以单层石墨烯作为调制栅的垂直MoS₂沟道，已经展示了0.34纳米的栅极长度，这揭示了二维材料的缩放潜力（图1c）。此外，能带结构和无需晶格匹配的范德华界面使二维材料能够用于各种应用的器件和系统，如图1a所示。这不再仅仅是学术界的实验室兴趣；半导体巨头也已加入二维材料研究的行列。然而，在以硅为主导的半导体产业中，二维材料的发展仍然缺乏清晰统一的方向。目前，朝着这个方向的大多数二维器件和电路仅使用硅片作为衬底，属于“在硅上”类别，而不是真正与互补金属氧化物半导体集成。鉴于硅技术的成熟度，以及二维材料与前端工艺和后端工艺的兼容性，将它们异质融合到现有的硅基路线中将是一个有吸引力的策略，这里称为“与硅”混合集成。本文涵盖的术语及其相互关系在框1中描述。

图 1 | 二维材料与硅基集成的应用及潜力总结

a. 二维–硅基混合器件的应用场景。该类混合集成器件在逻辑、存储、通信、光子学及新型计算系统中展现出巨大潜力。b. 载流子迁移率随沟道厚度的变化关系。硅与锗的迁移率随厚度减小而显著退化，而二维材料在亚纳米尺度下仍能保持高迁移率。c. 不同沟道长度与接触材料的过渡金属硫族化合物（TMD）器件的导通电流。在速度饱和条件下，导通电流由接触限制转变为沟道限制；二维短沟道器件的电流密度与 90 nm 节点应变硅晶体管相当，接近 IRDS 2028 高性能（HP）与低功耗（LP）目标。d. 不同器件结构的栅长微缩路线图。二维器件展现出微缩至 1 nm 以下的巨大潜力；右侧展示了栅长极致微缩至 0.34 nm 的二维垂直沟道器件。GAA：环绕栅晶体管；CNT：碳纳米管。

在本综述中，我们重点关注将二维器件和电路与硅技术集成的里程碑式工作，从用于异质光子集成电路的二维光电器件，到在硅生产线上实现的晶圆级二维晶体管。随后，全面总结了已展示的单片“在硅上”和“与硅”二维集成电路。分层讨论了晶圆级材料合成、器件设计和电路集成的要求及可行解决方案。最后，我们展望了二维材料正在扮演的角色以及前进方向，包括作为“在硅上”平台引导硅技术走向“超越摩尔”，以及利用“与硅”混合集成来扩展新兴“超越摩尔”应用的功能。

框1：术语及其相互关系

超越摩尔与超越摩尔

超越摩尔指的是通过器件结构、沟道材料、互连、高k介质、系统架构、制造工艺等方面的创新研发来延续CMOS技术，遵循摩尔定律进行缩放，即每2-3年晶体管数量翻一番，主要用于数字逻辑和存储电路。超越摩尔则侧重于功能多样性，并由应用需求驱动。随着发展，市场对物联网、生物医学电子等行业有越来越多的期望和需求。也就是说，除了计算和存储功能外，消费者还对传感、光子学、量子和类脑智能等技术产生了更高的追求。芯片性能不再仅仅通过强大的晶体管缩放来提升，而更多地通过电路设计和系统算法优化来集成有用的新功能。

在硅上与与硅二维器件和电路

在硅上二维器件和电路是指仅使用硅片作为衬底，并未真正与硅器件或CMOS工艺集成的演示；值得注意的是，迄今为止报道的大多数二维器件和电路都属于此类，包括逻辑、射频、光伏和存内计算电路、人工神经网络芯片等。表中总结了已报道的最高性能指标。与硅混合器件和电路是指二维材料与硅基器件、电路乃至成熟CMOS生产线的真正集成，从而充分发挥二维材料的优势和潜力。尽管与硅混合集成的例子仍然相对较少，但里程碑式的工作已经出现，例如异质光子器件、在300毫米工艺线上生产的二维晶体管、模数混合电路、单片存储器集成、成像和显示。

不同在硅上二维集成电路的最高性能指标总结

二维硅风洞平台

风洞可以人工提供和控制气流，用于研究飞机周围的空气动力学效应。在当前硅时代，二维材料最具吸引力的潜在应用之一是充当类似风洞的平台，用于面向“超越摩尔”的器件和电路创新。先进的缩放催生了对新材料和器件架构的不懈追求。然而，在已建立的生产线上试验新器件的成本是难以承受的，而二维材料为结构和器件的新想法提供了一个低成本、快速验证的平台，获得普适性并为硅器件铺平道路；也就是说，二维材料成为硅风洞。例如，在该平台上演示的二维超快非易失性闪存表明，栅电容耦合比、势垒高度和界面质量的协同优化是实现闪存高速运行和非易失性保持的关键，这指导了硅基闪存的结构设计。

用于异质集成的与硅二维器件

在本节中，我们讨论用于集成的二维器件。鉴于之前已有许多关于在硅上二维器件的综述，我们专注于现有的与硅二维器件，其中硅作为组件而非衬底。目前，与硅器件主要包括二维混合光学器件和在CMOS生产线上制造的晶圆级二维晶体管，并将讨论其优势潜力。

用于混合光子集成电路的光学器件

二维材料表现出强烈的光-物质相互作用，并且可以自由集成在硅波导上以匹配CMOS制造产线。此外，通过能带工程（例如，改变介电环境、化学掺杂和引入应变），它们的带隙可以轻松地调节数百毫电子伏特。可调节的带隙决定了光子器件中合适的宽光谱工作波长（图2a）。目前，二维光源、光电探测器、调制器和波导已被展示，这使得它们能够与硅波导融合，为光子集成电路开辟道路。III-V族化合物主流光源与硅之间的晶格失配给片上集成带来了挑战。与硅兼容且无晶格应变的二维材料光源提供了一种替代方案。由于石墨烯优异的导热性，已经展示了从可见光到近红外具有明亮光发射的超快（~92 ps）热光源。与商用激光器相比，石墨烯热光源通常表现出更高的速度和更宽的工作带宽（高达太赫兹），显示出高频应用的潜力（图2b右侧）。通过将TMD单层集成到氮化硅波导上，也展示了片上光源的潜力。与石墨烯热光源不同，如MoS₂和MoTe₂等TMD在产生窄线宽的单色光方面效率更高。基于TMD的光发射器件，包括纳米激光器、发光二极管和单光子发射器，通常显示出与硅激光器相当或更窄的线宽，使其适用于窄带应用（图2b左侧）。对于光电探测器，受益于高迁移率（~10⁵ cm² V⁻¹ s⁻¹）和快速的激子弛豫（<150 fs），与硅波导集成的石墨烯显示出高频光学检测和高响应度。图2c总结了二维光电探测器的性能以及商用光电探测器的性能基线，其中石墨烯光电探测器通常具有较宽的可操作波长，覆盖通信波段（1,530-1,565 nm），并且探测率与商用热敏电阻相当或更优。然而，由于零带隙特性，石墨烯光电探测器中的大暗电流仍然是一个需要进一步优化和降低的问题。以MoS₂为代表的TMD在电子态密度中具有范霍夫奇点，表现出强烈的共振光吸收（>20%）和更好的关态特性。已证明与0.18μm CMOS器件集成的MoS₂光电探测器具有极低的暗电流（670 fA）。在用于光通信的近红外范围内，石墨烯和MoTe₂表现出与商用Ge和InGaAs光电探测器相当的性能（图2c）。此外，它们的宽带宽（石墨烯）和高探测率（MoTe₂）使其成为片上光学集成的有力候选者。尽管在本征二维材料中已证明了强烈的光-物质相互作用（比硅大~10倍），但当缩小到原子厚度时，绝对值可能不如预期的高。因此，在设计光电探测器时必须考虑器件的厚度，探索新的机制来克服这种效应以进一步提高响应度至关重要。一个例子是在硅或氮化硅波导上制造二维光电探测器，这已被证明可以增强光-物质相互作用并诱导更高的光响应。诱导陷阱态也可能是增强响应度的有效方法，但会对速度产生副作用。

化合物半导体（例如，GaAs）调制器能够在远红外区域有效调制太赫兹波，具有高可调深度和高速，但在中红外或近红外区域性能大幅下降。集成在硅波导上的石墨烯调制器有望解决这个问题。通过利用栅极可调的电吸收效应或栅压依赖的折射率变化，石墨烯可以实现电光调制。此外，由于优异的导热性，石墨烯可以有效地改变硅波导的折射率，从而实现热光调制。由于电子独特的线性色散，石墨烯调制器显示出与光的强且普遍的相互作用，使两种调制器都具有广泛可调的波长（高达12 μm），同时保持与传统调制器相当的调制深度。然而，这些调制器的本征速度受限于其电阻-电容时间常数或热扩散时间。在这方面，全光调制器可以仅在光子域中实现信号处理，大大降低了损耗和响应时间，可能是有前途的候选者。各种二维材料，如MoTe₂和黑磷，在该领域显示出潜力，但它们的集成仍需更多努力。关于波导，引入氧化石墨烯涂层可以显著增强硅基波导的非线性特性，其中非线性波产生效率提高了高达100倍，使其适用于非线性光子学。然而，传播损耗有所增加，需要进一步解决。总的来说，将二维光学模块与硅光子学集成的混合系统在操作速度、光谱带宽和探测灵敏度方面显示出潜力，预计将为光子集成电路带来机遇。

集成到CMOS生产线中的二维晶体管

随着硅缩放接近极限，二维材料正被引入作为亚1纳米节点的候选者。IMEC（校际微电子中心）在与硅二维晶体管方面付出了大量努力，在300毫米生产线上实现了与硅FinFET器件后端工艺集成的双栅WS₂晶体管（图2d）。二维双栅器件的栅长可以缩小到2纳米，同时仍显示出显著的开关特性，并且比硅环栅晶体管具有更好的缩放潜力（图2d左侧面板）。尽管WS₂的迁移率约为30 cm² V⁻¹ s⁻¹，但最大电流仍保持在100 μA/μm，这归因于高侧向接触电阻，并且可以通过修改缺陷密度或接触势垒高度来进一步改善。这种混合集成可以通过转移和直接生长两种途径实现，但需要在器件性能之间进行权衡。比较表明，750°C的金属有机化学气相沉积可能是一种折衷方案，可以在保持高材料质量的同时最小化对背面介质的影响，并且制造的晶体管仍然表现出高达10⁸的开/关比（图2d中间面板）。随后，通过限制材料上的机械应力和使用分布式顶接触，提高了混合集成晶圆级晶体管的径向均匀性和良率（图2d右侧面板）。最近，英特尔也报道了二维场效应晶体管的集成，使用Bi/Ru接触在300毫米晶圆上实现了330/50 μA/μm（NMOS/PMOS）的高开态电流。

图 2 | 集成于 CMOS 产线的光子器件与二维晶体管

a. 二维材料的带隙与波长可调性。深色区域代表带隙 / 波长的可调范围。b. 片上混合光源总结。TMD 与石墨烯分别在窄带应用与高频应用中具备潜力，分别需要更窄线宽与更大带宽。c. 室温下已报道的混合光电探测器与商用性能基线对比。石墨烯光电探测器通常作为热敏探测器，TMD 探测器则作为光电导探测器。d. 集成于 300 mm CMOS 产线的 WS₂晶体管。上图展示不同尺度下的器件结构；下图展示该器件的微缩特性、不同生长方法的转移曲线以及共集成 WS₂器件的良率。ALD：原子层沉积。

单片在硅上与与硅二维集成电路

单片集成已成为公认的趋势，不仅出于电路面积和成本的考虑，也为了更简单的复杂性和更先进的功能。在此，我们介绍了用于多种功能的单片在硅上（图3a）和与硅（图4a）二维集成电路的现状和进展，并讨论了二维材料在电路应用中的优势。

单片在硅上二维集成电路

基于二维材料已经实现了一系列逻辑门电路，尽管对于大多数二维器件来说，栅长缩放仍有空间。以典型的硅伪NMOS逻辑为基准，图3b比较了二维逻辑门的晶体管消耗，并计算了归一化的晶体管节省。二维伪NMOS逻辑仍然遵循硅技术的设计，并未实现晶体管节省，而由本征可重构极性（图3b）和光开关特性形成的二维可调逻辑能够减少晶体管消耗，特别是对于异或门。除了节省晶体管外，二维可调逻辑单元在工作电压（亚1V）和能效（622.35 TOPS/W）方面也提供了优势。通过沿第三维度堆叠多层二维器件实现的单片在硅上逻辑电路也得到了展示，这增加了集成密度并丰富了电路功能。此外，二维晶体管中的静电门控无序载流子输运已被证明可用于构建安全原语电路和实现物理不可克隆功能。高载流子迁移率和饱和速度使石墨烯适用于高速射频电路，并且已经展示了一个具有代表性的晶圆级射频混频器，其工作频率可达~10 GHz，如图3c所示。然而，由于石墨烯的半金属性质导致其开关比和电压增益不足，具有更高本征增益（>30）和可操作频率（50 GHz）的TMD成为有吸引力的替代品。

此外，反转集成工艺已被证明可以消除由后端工艺互连引起的器件退化，这是单片在硅上二维集成电路的一个有前景的解决方案。利用二维TMD的栅控动态开关和光电响应，已经探索了许多光电集成电路。有趣的是，最近通过使用可见激光扫描掺杂TMD构建了光伏电池电路。此外，已经提出了使用MoS₂光电晶体管作为有源像素的高灵敏度图像传感器电路，并成功实现了图像传感特性。

冯·诺依曼架构在智能时代数据为中心的工作负载激增的背景下面临严峻挑战。基于欧姆定律和基尔霍夫定律，利用非易失性存储器进行乘累加运算的存内计算技术已经出现，以处理数据密集型任务，如图3e所示。存内计算能够消除由于内存和计算物理分离带来的时间和能量损失，并提高系统能效。原子级超薄的二维TMD允许存内计算电路进一步降低工作电压和能耗，甚至可以在0.42 V的电压和每比特20 fJ的开关能量下实现乘累加操作。将乘累加电路应用于人工神经网络可以演示MNIST手写数字图像识别。具有高良率（98%）和低周期间（1.53%）及器件间（5.74%）变化率的二维六方氮化硼忆阻阵列也很有前景。图 3e 的下半部分列出了使用各种 IMC（存内计算）方案获得的 MNIST（手写数字识别）准确率，其中基于二维 TMD（过渡金属硫族化合物）的 IMC 电路通常比其他材料表现出相当高的准确率且变化较小。

尽管绝大多数用于 ANN 的二维 IMC 电路仍处于仿真阶段，但已经出现了一些硬件实现。令人鼓舞的是，WSe₂（二硒化钨）光电传感器阵列已被用作其自身的神经网络，以实现超快机器视觉。这是二维硬件 ANN 的一项开创性演示，它能够高效地处理图像而无需转换为数字信号，尽管目前规模尚小。此外，已有报道称研制出一种由数百个 MoS₂（二硫化钼）晶体管组成的原型微处理器芯片，它可以通过将以皮肤感知的压力编码为电流脉冲来执行用户定义的程序⁵⁰，并进行高精度的触觉盲文字符分类（图 3f）， respectively（分别）。此外，还有一类专门用于逻辑计算和信号处理的二维 IMC 电路。这种逻辑-内存电路能够在可重构的 MoS₂ 浮栅晶体管内执行 NAND（与非）和 XOR（异或）操作，以及所提出的二维同质“传感器-存储器-处理器”架构，用于同步模拟信号处理-内存操作。

图 3 | 单片 on‑silicon 二维电路演示

a. on‑silicon 二维集成电路示意图。该类电路仅以硅片为衬底，在硅片上复刻 CMOS 电路，在部分性能维度展现潜力。b. 基于二维材料构建的逻辑门与硅基逻辑门的晶体管消耗对比。二维材料可显著降低晶体管用量，尤其针对异或（XOR）逻辑。c. 代表性石墨烯混频器电路。展现二维材料在高速射频应用中的潜力。GFET：石墨烯场效应晶体管。d. 激光扫描可实现二维沟道的可控开关，用于构建光伏电路。Vb：基极电压。e. 基于存算一体（IMC）电路实现 MNIST 手写数字识别。基于不同材料体系（氧化物、电解质、有机、铁电、钙钛矿）的 IMC 方案的仿真识别准确率统计；二维 TMD 基 IMC 电路可实现相当的准确率且性能波动更小。f. 由 818 个 MoS₂晶体管构成的人工神经网络（ANN）芯片。该芯片将皮肤压力编码为电流脉冲，实现盲文字符的高精度分类。

与硅单片混合二维集成电路

二维材料的一个现实机遇是作为与硅进行异质集成的互补技术，即，与各种二维架构结合，形成单片混合硅集成电路，以提升性能和丰富功能（图[4a]）。首先，主流的铜、局部的钴和钌互连在宽度缩放和电阻率攀升导致严重自热效应时走到了尽头。作为一个典型的非计算应用，在石墨烯中引入适当的掺杂来调制电导率，可以实现比传统互连（图[4b]上图）更可忽略的电阻率增加和更高的电流密度，这为互连挑战提供了一个有效的解决方案。此外，二维互连的超小厚度和非简并的高面内热导率使其能够在各层之间和层内表现出更好的热性能（图[4b]下图）。这最大限度地减少了总介质热阻和累积自热效应，减少了由多层堆叠引起的过热效应，并消除了抑制迁移率和击穿通道的器件热点。以石墨烯为代表的二维互连允许更激进的垂直缩放，这显著降低了寄生效应和开关能量，并增加了集成密度。

图像传感器的单片集成支持像素级并行信号处理和高速成像，然而商用CMOS图像传感器在探测灵敏度方面仍然面临挑战，并且通常局限于可见光范围。二维材料为敏感探测和成像提供了不同波长的选择，特别是在中/长波范围，现有技术需要在性能、可靠性和集成简易性方面进行改进。代表性的是，石墨烯和基于量子点的敏感像素阵列与CMOS读出电路集成，开发了从紫外到可见光和红外光的单片混合宽带成像相机。它展示了从星光到暮光照明的高分辨率检测，并可通过定制的读出电路（图[4c]）进一步改进。此外，已将TMD光学传感阵列与硅基逻辑晶体管和存储电路集成的低功耗单片成像系统得到展示。引入二维材料来构建单片异构成像传感器对于高性能、宽光谱成像技术至关重要。

二维材料的混合引入也对计算系统显示出优势，包括数模混合集成电路和单片存储器集成。石墨烯由于其缺乏带隙，被认为不适合数字应用，但其高载流子迁移率和饱和速度为模拟应用提供了潜力。对于混合信号集成电路，在数字电路中使用CMOS，在模拟电路中使用石墨烯可能是一个理想的策略。这个想法已通过由CMOS环形振荡器和多模石墨烯移相器组成的单片数模混合集成电路（如图[4d]所示）得到了实验验证。接收到的第一级环形振荡器信号通过一个电阻负载的石墨烯移相器（I型）以获得三模输出，而互补的推挽结构（II型）则对应双模输出。此外，使用三维堆叠代替平面排列的顺序集成方案可以克服二维器件制备中涉及的非传统工艺与CMOS前端工艺之间的不兼容性，从而降低工艺复杂性并提高集成度。

单片存储器集成提高了带宽、延迟和能效，为以数据为中心的任务提供了解决方案。然而，硅器件（600-1000°C）和存储器（例如，电阻式随机存取存储器，<400°C）之间不一致的热预算限制了单片三维集成。虽然低热预算互连技术已有讨论，但这里我们聚焦于二维沟道，它作为克服单片存储器集成中热壁垒的替代解决方案。已经实现了采用节能的MoS₂晶体管选择器和h-BN电阻式随机存取存储器作为单元的两层堆叠的单晶体管单电阻器单片三维存储器集成。进一步的电路仿真表明，在亚5纳米尺度下具有更高迁移率的二维沟道需要更少的堆叠层来支持电阻式随机存取存储器单元的复位目标（图[4e]直方图）。尽管层数增加会导致寄生电容增加，但在少于10层时，互连线电容仍占主导地位（图[4e]蓝线）。二维沟道对堆叠引起的寄生效应具有免疫力，而超薄硅器件则会受到抑制。这意味着，堆叠的高性能二维沟道可以进一步简化制造复杂性、提高集成密度并降低层间寄生电容。总之，单片与硅异质集成电路可以充分利用二维材料在非计算和计算应用方面的互补潜力。

图 4 | 单片 with‑silicon 混合集成

a. 单片 with‑silicon 混合二维集成电路芯片示意图。二维组件与硅基电路融合，提升系统性能与功能维度。MBCFET：多桥沟道场效应晶体管。b. 石墨烯作为互连材料，相比传统互连材料具备更优的导电与导热性能，可抑制热效应。c. 量子点修饰的石墨烯像素与 CMOS 读出电路集成，构建混合相机，实现高灵敏度探测与宽光谱成像。CTIA：电容互阻放大器；CDS：相关双采样。d. 由 CMOS 环形振荡器与多模石墨烯移相器构成的数模混合单片电路，为混合信号集成电路提供理想方案。e. 混合存储集成中，相比硅基沟道，二维沟道仅需更少的堆叠层数即可达到复位电流目标（100 μA）。栅长 13 nm 器件的寄生电容随堆叠层数的变化表明，二维沟道在微缩（<10 层）时可免疫寄生效应。

材料合成、掺杂与转移的要求

本节将自下而上地讨论二维器件设计和电路制造的要求，从材料层面到器件层面，再到电路层面。

材料合成、掺杂与转移

具有晶圆级空间均匀性的二维薄膜的合成是集成应用的基础，表1对比了各种合成方法的关键指标。机械剥离、化学气相传输、分子束外延和原子层沉积等方法要么仅限于实验室制备，要么在大面积材料的层均匀性和结晶质量方面存在不足。由于金属有机化学气相沉积面临前驱体和环境成本高的问题，化学气相沉积似乎是目前最有前景的方法，前提是其生长温度能符合后端工艺的热预算。然而，化学气相沉积中的一些关键合成参数可能受限于仪器设备，这使得专用的二维薄膜生长系统不可或缺。虽然直接在CMOS上沉积二维层是理想的，但在硅衬底上生长的二维材料的薄膜质量并不理想，因此其他晶体衬底成为了替代选择。特别是在α-Al₂O₃（0001）上，由原子台阶和降低的衬底表面对称性所诱导的二维单晶定向生长表明，可以设计具有对称台阶（存在悬挂键）的衬底图案工程来引导二维材料的成核。此外，由于弱的范德华相互作用，晶格失配不会在界面处产生应变或缺陷，这使得在复杂结构中能够实现陡峭的界面和异质集成。

表1 | 二维材料合成技术总结及典型指标对比

二维半导体的掺杂既需要避免高能离子对超薄结构造成损伤，又需要高掺杂浓度（>1%）以实现适度的电导率变化。生长后替代掺杂被认为是一种有前途的策略，可以通过使用混合前驱体或低能等离子体处理来实现。掺杂的过渡金属二硫属化物晶体管表现出显著的电流增加，尽管其场效应行为需要进一步研究。也有几种替代的本征掺杂技术可用，包括静电掺杂（但器件制造复杂且可能存在电不稳定性）和电荷转移掺杂（通常不稳定且可逆）。在范德华异质结构中，可以通过从表面分子掺杂剂或有缺陷的空位进行电荷转移来实现掺杂通道。在远程调制掺杂中，空间分离的设计成为平衡电荷转移与库仑势屏蔽之间权衡的关键。此外，无论器件复杂性如何，所涉及的额外分子都存在稳定性问题。在CMOS上直接合成二维材料面临着可接受的热预算与薄膜质量之间的冲突，这似乎可以通过转移技术来解决。图[5a]总结了转移技术，并在考虑了四个因素（转移材料、质量、规模和兼容性程度）后，对其归一化的质量进行了定量比较。手动辅助的干法转移可实现接近无缺陷的界面，但规模有限（<2英寸），主要用于实验室制备。作为一种手动辅助的湿法转移技术，聚合物支撑的手动湿法转移适用于大规模二维薄膜，并且已演示了6英寸MoS₂的转移。这两种方法都需要在不引入影响器件性能的界面气泡、裂纹和皱纹的情况下，完全去除表面残留物。包括界面平坦化和后处理工艺在内的解决方案，一直致力于优化此类转移薄膜的平整度和均匀性。对于从实验室到工厂的应用，转移的二维材料应具有均匀的覆盖，且在晶圆尺度上残留物和缺陷最少。使用粘合剂的晶圆到晶圆键合技术能够转移大于厘米尺度的二维薄膜，且对其原始机械性能的改变可忽略不计。然而，只有当目标衬底上无需去除粘合剂层时，这对半导体产线才有吸引力。因此，有人提出了一种将晶圆到晶圆键合与激光辅助剥离相结合的技术，从而在300毫米（12英寸）晶圆之间实现了WS₂单层的高质量转移。此外，卷对卷转移技术已为工业应用生产了惊人的100米石墨烯（和50厘米MoS₂）。尽管在优化转移二维薄膜的缺陷、裂纹密度和载流子迁移率等方面仍有许多工作要做，但晶圆级转移为进入CMOS产线提供了机遇。

器件接触与介质界面

理想的二维晶体管要求金属接触具有合适的功函数以实现无钉扎界面和最小的接触电阻，栅介质具有高相对介电常数，并且具有范德华界面以便在缩放厚度时不产生泄漏（图[5b]）。然而，沉积的金属往往会破坏超薄结构，引入缺陷和陷阱态，导致费米能级钉扎、大的肖特基势垒和高接触电阻。在超高真空下直接沉积金提供了无表面吸附的洁净界面，随后提出了多种致力于降低接触电阻的接触工程（图[5c]）。具有原子级平坦界面的范德华接触已显示出优势，包括In/Au、LiF/Au和转移的金属电极，这些接触使电子势垒和亚阈值摆幅分别接近肖特基-莫特极限和热极限。此外，使用半金属材料已被证明是一种有前途的策略，因为其费米能级处态密度接近零，这抑制了金属诱导的带隙态并降低了肖特基势垒。实验证实，与单层MoS₂的半金属锡和铋接触的接触电阻可低至840和123 Ω·μm。特别是对于铋接触的器件，测得的接触电阻与主流半导体相当，接近量子极限。然而，铋和锡的熔点相对较低，与后端工艺不兼容。转向Sn/Au合金或更高熔点的半金属锑，可能是实现低接触电阻（低于200 Ω·μm）和高达450°C高稳定性的解决方案。除了具有范德华界面的表面接触外，边缘接触可能是实现低接触电阻的另一条有效技术路径。

为满足国际器件与系统路线图2028版的要求，栅介质在等效氧化层厚度缩小到1纳米以下时，应保持低泄漏。图[5d]列出了多种候选材料，其中理想的介质应兼具高介电常数和足够宽的带隙。包括高介电常数的Al₂O₃和HfO₂在内的三维氧化物是硅器件中常见的介质。为二维器件沉积高质量介质需要进行表面功能化，以促进前驱体吸附并减少由直接沉积三维氧化物介质可能引发的界面悬挂键。单层苝四甲酸二酐分子已被证明是在二维薄膜上沉积超薄介质和缩放等效氧化层厚度的有前途的功能化种子层，但其大规模均匀性仍然是一个挑战。直接使用范德华介质是另一种方法，我们在图[5e]中统计比较了各种介质在MoS₂晶体管中栅泄漏电流与等效氧化层厚度的关系。尽管六方氮化硼对晶体管性能显示出有利影响，但其介电常数较小，导致在亚纳米等效氧化层厚度下泄漏电流最高。Bi₂O₂Se的逐层氧化产生了一种范德华晶体绝缘体（Bi₂SeO₅），然而在0.9纳米等效氧化层厚度下观察到了高泄漏。在4英寸晶圆上可扩展生长的范德华介质（Sb₂O₃）显示出潜力，但在等效氧化层厚度缩放到1.6纳米时泄漏电流攀升。具有最大带隙（12.1 eV）的类离子晶体CaF₂和具有最高相对介电常数的钙钛矿SrTiO₃（块体约300；16/32纳米厚度下约78/100）似乎是很有前途的介质，在亚1纳米等效氧化层厚度下表现出理想的低泄漏。然而，CaF₂的介电常数不够突出，而SrTiO₃的窄带隙（3.2 eV）要求其厚度至少为20个晶胞（约8纳米）才能满足低功耗要求。结合高介电常数和宽带隙的复合介质可能是最佳选择，例如h-BN/SrTiO₃或CaF₂/SrTiO₃异质结，前提是相对低介电常数材料的面积足够大。值得注意的是，对于红外成像和光电探测器等应用，器件不需要极限缩放，但需关注响应度和成像质量。主要的介质关注点从苛刻的亚1纳米等效氧化层厚度转变为界面质量，因为它影响器件响应，介质隔离有了更多的可选方案。

电路良率、可靠性与表征技术

器件的差异性和可重复性仍然是二维集成电路良率面临的挑战。器件间的差异性通常源于本征缺陷（空位、岛、晶界等）和外禀缺陷。低缺陷密度对于使性能指标（迁移率、亚阈值摆幅、迟滞、阈值电压等）产生可接受的偏差并提高可重复性至关重要，而高缺陷密度可能会恶化器件操作并降低电路良率。对于低压器件，一致的阈值电压控制变得更为关键，因为器件差异引入的阈值漂移往往超过可操作窗口。差异性和良率仍未得到足够关注，至关重要的是通过统计评估来研究二维器件的性能指标，而不是仅仅关注孤立器件的性能。幸运的是，最近提出了一种基准测试方法，使得能够以适当的方式报告和比较新兴二维器件的性能。需要优化的工艺来确保至少80%的器件良率，尽管已有高良率二维器件阵列（>90%）的报道，但电路复杂性加上非容错设计仍可能导致整体良率低下。需要适当的设计流程和良率模型来捕捉制造过程中的差异性来源，并在电路设计阶段加以应对。面向二维材料的、考虑差异性的电路设计和紧凑良率模型正在开发中，这为材料、器件和电路层面的二维技术协同优化提供了指导。可靠性被认为是一种与施加的外部应力场相关的时间依赖性差异。低周期间差异往往带来高可靠性和长寿命。然而，即使器件具有高可靠性，来自器件和互连的热耗散仍可能导致电路在前端工艺或后端工艺阶段失效。此外，缺陷引起的电荷俘获效应会额外引入时间差异性，二维晶体管通常表现出比硅器件高几个数量级的缺陷密度，因此进一步降低本征和界面缺陷对于二维集成电路的稳健可靠性至关重要。

表征技术对于验证良率和可靠性至关重要，特别是在器件尺寸持续缩小、电路复杂性呈指数级增长的情况下。符合国际半导体设备与材料标准的实时高灵敏度缺陷检测、审查和分类技术已成为经济高效地制造二维电路的必要条件。一种名为叠层衍射X射线计算机断层扫描的技术已被开发出来，作为用于良率和可靠性分析的电路内部高分辨率、无损成像的候选方案。下一代电路检测的潜在解决方案可能从传统方法转向适用于异质集成的、具有穿透不透明材料能力的技术，例如太赫兹和超声波技术。

图 5 | 材料转移与器件设计的要求

a. 适用于二维器件与电路制备的前沿转移技术。综合转移材料、界面质量、尺寸、兼容性四项指标归一化后，定量评估四种转移技术的堆叠质量。WTW：片对片；PDMS：聚二甲基硅氧烷；BCB：苯并环丁烯。b. 典型二维材料沟道器件示意图，采用 X/Au 接触与范德华栅介质。c. MoS₂晶体管不同金属电极的接触电阻随载流子浓度的对比。d. 三维氧化物与范德华介质的带隙–相对静态介电常数对比。PTCDA：苝四甲酸二酐。e. 不同等效氧化层厚度（EOT）下，典型三维氧化物与范德华介质的 MoS₂晶体管栅极漏电流对比。

展望

“在硅上”的二维演示可以作为一个“硅风洞”，用于面向“超越摩尔”的器件创新和电路优化。“在硅上”的二维负电容、狄拉克源和隧穿晶体管可用于电压缩放，而半浮栅和超快非易失性闪存可用于解决内存冲突，这些有望指导硅逻辑和存储器的结构优化和设计创新。开发原型“在硅上”二维集成电路（如Intel 4004处理器）并通过硅风洞平台完成功能验证，可以进一步推动硅电路的发展。值得注意的是，尽管二维系统中的发现可能由于其独特的性质而无法在相同尺度上在硅技术中完全复制，但二维平台确实可以为硅器件和电路的优化设计提供有价值的、有针对性的方向。考虑到CMOS工艺的成熟度和现有生产线的成本效益，用二维材料完全取代硅并非易事。一个更可取的前进方向是将二维器件和电路与硅技术相融合，即“与硅”混合集成，以实现面向“超越摩尔”应用的功能扩展。典型地，二维混合光子学和全光计算为下一代数据通信和电信场景（覆盖宽带波长，具有高延迟、能耗和成本限制）提供了候选技术。神经形态工程受益于“与硅”集成，其中混合器件和电路以更逼真和低功耗的方式模仿大脑中的细胞和连接，实现高能效计算，并扩展到人机接口和生命科学。应用驱动的“与硅”二维集成电路也有望用于人工超视觉（视网膜功能的重建和增强），并催生一系列创新，包括一体化技术和量子技术。

对于逻辑晶体管的缩放，由于引入二维材料是为了实现亚纳米节点，已演示的二维晶体管应具有短沟道尺寸，这将成为未来主导趋势，才具有说服力。然而，目前二维晶体管的沟道通常较大（微米量级）。除了光刻技术的进步，特定的掩模方法可能对超短沟道有用。尽管最近在实验室中实现了短沟道器件，但其在大规模生产中的可行性仍需进一步考虑。此外，多桥沟道场效应晶体管（纳米片、叉片）被推崇为延续逻辑缩放的技术；然而，复杂的硅工艺涉及对诸如回刻蚀等步骤的精确控制，并且随着沟道堆叠层数的增加，泄漏电流会攀升。为了进一步减小有源区面积并提高集成密度，提出了具有垂直堆叠n/p型纳米片沟道的互补场效应晶体管，但面临着工艺集成和器件互连复杂性激增的制造挑战。二维材料固有的原子层状结构、非简并的高迁移率和超低关态电流，使其成为纳米片的最终选择。由于过渡金属二硫属化物已显示出与绝缘体上硅相当的载流子迁移率，对于互补场效应晶体管而言，混合组合可能是一个更好的策略，这解决了因硅电子/空穴迁移率不匹配而导致的器件宽度不一致的限制。从工艺角度来看，二维沟道的逐层直接生长或晶圆级转移，结合边缘接触，可以实现简化的制造和更低的热预算。相信，在可预见的未来，具有原子沟道的多桥沟道场效应晶体管、互补场效应晶体管及其“与硅”混合集成将发展成为主流技术，推动先进节点从纳米时代进入埃米时代。

大量工作表明，在器件层面，二维材料提供了优于现有技术的性能，并有望与硅技术轻松集成。一旦实现与CMOS产线异质集成在材料、器件和电路方面的完美要求，二维材料将对未来的半导体产业产生革命性影响。