Nat. Commun. | 0.34 nm埃尺度石墨烯边缘忆阻器，面向低功耗概率比特计算

一句话总结 

清华大学田禾副教授、任天令教授&复旦大学刘子玉研究员发展一套基于应力分布的二维材料湿法对准转移工艺，将单层石墨烯完整转移至垂直台阶侧壁，结合化学机械抛光与晶圆键合，制备几何限定交叉电极面积为 0.34×0.34 nm² 的埃尺度易失性石墨烯边缘忆阻器，器件功耗低至 370 nW，并基于该器件完成概率比特（p‑bit）伊辛机仿真验证。相关工作发表在Nature Communications。

拟解决的关键科学问题

忆阻器是神经形态计算、非冯‑诺依曼架构的核心器件，器件尺寸的极限微缩是下一代电子器件的重要研究方向。传统光刻、金属沉积工艺在电极缩小至 5 nm 以下时面临导线电阻激增、薄膜连续性丧失等物理瓶颈，金属电极已经逼近物理极限。碳纳米管、石墨烯等低维材料为器件极致微缩提供新思路，但如何将高质量二维材料完整转移至台阶侧壁、实现规模化器件制备仍是关键难题。现有二维材料转移方案难以兼顾侧壁完整转移与工艺可扩展性，限制了原子‑埃尺度忆阻器的实现；同时小尺寸忆阻器的输运、开关稳定性机制尚不明确，低功耗概率比特硬件也亟需新型易失性器件作为物理载体。

文章内容 

忆阻器在神经形态计算电子器件领域极具前景，但有序纳米尺度电极的制备难题阻碍了其器件微缩化发展。本文报道了一种埃尺度石墨烯边缘忆阻器，其几何限定的交叉电极面积仅为 0.34×0.34 nm²。该成果的核心是我们开发的基于应力分布的技术，能够将完整无损伤的石墨烯转移至光滑垂直侧壁上。将该技术与化学机械抛光、晶圆级键合工艺相结合，我们制备得到这种埃尺度忆阻器，其交叉石墨烯边缘电极的几何限定面积为 0.34×0.34 nm²。器件开关比超过 10³，且具备易失性特性。在概率比特系统的验证实验中，该器件还展现出优异的低功耗特性（功耗 370 纳瓦）。本工作为高密度忆阻器阵列提供了可行的实现方案，同时提出一种力学调控方法，可在非常规几何结构中操控二维材料，并将其集成至下一代纳米器件中。

自理论提出与实验实现以来，忆阻器一直被视作神经形态计算与非冯・诺依曼架构中的变革性器件。随着摩尔定律持续推进，实现忆阻器尺寸的极限微缩，已经成为下一代器件的核心研究方向。事实上，迄今为止忆阻器的极限微缩尺寸仍无定论。包括电子束光刻在内的传统制备工艺，在将横向电极宽度缩小至 5 纳米以下时面临巨大挑战。此外，随着电极尺寸减小，导线电阻会急剧上升，进一步限制忆阻器电极的尺寸微缩。厚度微缩与横向线宽微缩是器件小型化的两个独立方向。采用蒸发、溅射等传统沉积工艺，可制备厚度低至约 2 纳米、导电性良好的连续金属薄膜；当厚度低于该值时，金属无法形成连续薄膜，电阻会急剧增大。2019 年，Pi 等人利用倾斜沉积工艺制备铂纳米鳍结构，实现了 2 纳米横向电极宽度，基本触及金属材料的物理极限。然而，忆阻器横向尺寸的进一步缩小，无论在理论层面还是实验层面，都仍是悬而未决的难题。

低维材料领域的最新进展为器件的极限微缩开辟了新路径。石墨烯、碳纳米管、掺杂纳米线、二硫化钼晶界等材料，都展现出作为纳米尺度忆阻器电极的巨大潜力。2011 年，Philip Wong 课题组利用碳纳米管制备出有源区尺寸 6×6 nm² 的忆阻器，但该方案存在位置控制困难、难以规模化的问题。2015 年，Lee 等人采用 0.34 纳米石墨烯边缘作为电极实现忆阻器工作，不过仅有一侧电极达到原子尺度。近期多项研究证实，石墨烯边缘（0.34 nm）与二硫化钼晶界（0.4 nm）具备场调控能力，是原子尺度忆阻器电极的优选材料。但利用这类原子尺度电极制备极限尺寸忆阻器，仍是尚未解决的核心挑战。

二维材料是当前实现忆阻器极限微缩唯一可行的方案。然而传统平面结构无法构建所需的垂直交叉阵列架构。研究人员已经探索了多种方案：2016 年，金永洪等人提出一种二维材料转移工艺，采用乙烯 – 乙酸乙烯酯共聚物替代聚甲基丙烯酸甲酯作为支撑层，该方案界面粘附性更好，对目标衬底形貌适应性更强，但仍无法解决二维材料在不同形貌基底上发生破裂的问题。Suk 等人实现了二维材料的机械剥离并转移至 300 纳米侧壁，但不具备规模化能力。2020 年，Chen 等人提出在台阶侧壁上模板生长二维材料，然而该方法难以保证大面积材料均匀性，不适合大规模器件制备。Tao 等人开发了基于纳米压印的阵列转移方法，不仅精度仅能达到微米级，也无法大规模生产。由此可见，现有转移方案均无法在规模化制备中，将高质量二维材料完整转移至台阶衬底的侧壁。因此，由于缺乏底层的系统性理论框架，以及配套的可工程化实现方法，忆阻器尺寸的进一步小型化面临严峻挑战。

本工作制备得到埃尺度忆阻器，其交叉石墨烯边缘电极的几何限定面积为 0.34×0.34 nm²。研究提出以应力分布原理为核心的湿法转移技术，可将二维材料完整转移至数百纳米至微米量级的侧壁。我们搭建了定制化湿法对准转移设备，实现高精度加工。结合应力调控转移工艺与化学机械抛光（CMP）技术，成功制备垂直石墨烯电极。为验证其导电性与结构完整性，我们制备了氧化铟沟道、垂直石墨烯栅极的亚 1 纳米栅长晶体管，证实化学机械抛光后石墨烯仍保持导电性能。最终通过晶圆级键合，得到这款埃尺度忆阻器：两片单层石墨烯边缘相互正交，限定出 0.34×0.34 nm² 的交叉电极几何结构。基于实验结果，我们还搭建了蒙特卡洛模拟理论框架，用以描述小尺度下忆阻器的输运行为。最后，利用这款低功耗（370 纳瓦）埃尺度忆阻器搭建了概率比特计算系统。相较于传统计算系统，该系统功耗更低，有望凭借更高效、类脑的数据处理方式，为计算领域带来革新。

图 1｜几何限定 0.34×0.34 nm² 交叉电极忆阻器与其他典型忆阻器结构对比

a 传统忆阻器结构示意图；b 尺寸为 2 nm×2 nm 超窄铂电极忆阻器示意图；c 尺寸为 6 nm×6 nm 碳纳米管电极忆阻器示意图；d 本文提出的 0.34 nm×0.34 nm 石墨烯电极忆阻器示意图；e 不同电极材料对应的物理电极面积；f 不同电极尺寸忆阻器导电细丝生长的蒙特卡洛模拟及其内在机理。白色区域为二氧化硅，黄色区域为石墨烯，蓝色区域为氧化铪，紫色区域代表氧空位。

图 1 从器件几何架构、电极面积基准、物理机理仿真三个维度，建立埃尺度石墨烯边缘忆阻器与已报道小尺寸忆阻器的横向对比框架。图 1a‑c 依次展示传统光刻图案化电极忆阻器、2 nm 铂纳米鳍电极忆阻器、6 nm 碳纳米管交叉电极忆阻器的器件示意图，这三类是目前器件微缩领域的代表性方案，但均受限于光刻极限、金属薄膜连续性或者纳米材料定位可控性瓶颈，难以进一步向亚纳米尺度推进。图 1d 为本工作核心器件结构，利用两片正交键合的单层石墨烯边缘，几何定义得到 0.34×0.34 nm² 的交叉电极区域，该结区尺寸来源于石墨烯本征边缘厚度，不依赖亚纳米光刻工艺，规避传统微加工的物理限制。图 1e 统计不同电极材料对应的物理电极面积，直观体现本工作电极面积相比既往方案实现数量级缩减。图 1f 为蒙特卡洛仿真，揭示电极尺寸对导电细丝稳定性的调控机理；图中白色为 SiO₂、黄色为石墨烯、蓝色为 HfO₂、紫色代表氧空位。仿真结果表明：更大尺寸电极能够形成稳定导电细丝，器件表现非易失特性；随着电极不断缩小，导电细丝热不稳定性加剧；当电极达到 0.34 nm 埃尺度时，导电细丝极易热致断裂，器件本征呈现易失开关行为，从物理机理层面解释该器件易失特性来源，也为面向概率比特应用的器件设计提供理论依据。

图 2｜垂直石墨烯完整转移的原理示意图与实验结果

a 石墨烯转移前铜箔放置于平坦衬底上的示意图；b 旋涂双层胶示意图，底层 PMMA 作为支撑层，顶层为可光刻的常规光刻胶层；c 顶层光刻胶图形化之后示意图；d 转入铜刻蚀液中的示意图；e 转移至水中示意图；f 湿法对准转移至台阶衬底示意图；水的存在使石墨烯此时不会发生断裂；g 转移后干燥过程示意图；水蒸发时石墨烯贴附侧壁，单层光刻胶区域石墨烯发生撕裂；h 本转移方案与传统转移方法整体原理对比图；不同转移方法得到的转移石墨烯光学照片：传统 PMMA 转移中石墨烯易在台阶处断裂，本方法将断裂点引导至平台区域；i 透射电镜下转移石墨烯的能谱（EDS）谱图，证明石墨烯完整转移并良好粘附在台阶侧壁；j 不同台阶高度下图形化后完整垂直石墨烯的产率统计；k 3 µm 台阶侧壁石墨烯导通电流统计，插图为达到 1 mA 电流时刻电压的统计分布。

图 2 系统展示应力调控湿法转移技术的工艺流程、对比验证、微观表征与产率统计，解决高质量石墨烯完整转移至光滑垂直侧壁这一核心工艺难题。图 2a‑g 完整描述整套湿法转移流程：将铜箔上石墨烯旋涂 PMMA 支撑层与 AZ601 光刻胶应力缓冲层，光刻图形化上层光刻胶后刻蚀铜基底，石墨烯漂浮于去离子水中；依靠自研湿法对准转移平台将石墨烯对准台阶衬底；水分蒸发过程中毛细力驱动石墨烯贴附侧壁，通过应力设计，将石墨烯撕裂位置引导至水平平台区域，使侧壁石墨烯保持完整，规避传统转移中侧壁随机破裂缺陷。图 2h 将本方案与传统 PMMA 转移进行对照，传统工艺石墨烯断裂集中于台阶拐角，本方法将断裂点可控引导至平台，保障侧壁石墨烯完整性。图 2i 为 TEM‑EDS 表征，证实石墨烯完整贴合侧壁，侧壁石墨烯角度达到 88°。图 2j 统计不同台阶高度下完整垂直石墨烯的器件产率，确定 630 nm、800 nm 为最优台阶工艺参数。图 2k 统计 3 µm 台阶侧壁石墨烯导通电流，插图为达到 1 mA 导通电流时的电压统计分布，电学测试证明转移后的侧壁石墨烯保持优异导电性能。整套实验证实：结合界面化学、毛细动力学与应力工程，该转移工艺可在数百纳米‑微米级台阶侧壁实现无损伤石墨烯转移，为后续埃尺度器件制备奠定工艺基础。

图 3｜垂直石墨烯电极制备与性能验证

a 石墨烯转移至目标衬底、图形化并制备接触金属的示意图；b 生长二氧化硅钝化层示意图；c 利用化学机械抛光（CMP）获得垂直石墨烯电极示意图；d 生长高 k 介质层示意图；e 垂直石墨烯栅晶体管结构示意图；f 台阶上方制备石墨烯接触金属的垂直栅晶体管光学显微图；g 台阶下方制备石墨烯接触金属的垂直栅晶体管光学显微图；h 生长高 k 层后垂直石墨烯位置的透射电镜照片；i 58 个垂直石墨烯栅晶体管的转移特性曲线，高亮曲线为典型器件行为；Ids 为漏源电流，Vg 为栅压，Vds 为漏源电压；j 58 个垂直石墨烯栅晶体管亚阈值摆幅（SS）统计直方图，实线为高斯拟合；k 58 个器件阈值电压（Vth）统计直方图，实线为高斯拟合；l 同等器件尺寸下平面晶体管与垂直石墨烯栅晶体管的栅源电容（Cgs）对比（宽长比 W/L = 8 µm/6 µm）。

图 3 完整呈现垂直石墨烯电极全套制备流程，并通过亚 1 nm 栅长垂直石墨烯栅晶体管完成电极结构完整性、电学可靠性的功能验证。图 3a‑c 为电极制备关键步骤：石墨烯转移至目标衬底后图形化并制备接触金属；ICP‑PECVD 回填 SiO₂介质层并退火；采用化学机械抛光（CMP）暴露石墨烯上边缘，得到垂直石墨烯电极。工艺优化后转移‑图形化石墨烯单元产率可达 74%‑100%，但 CMP 过程存在石墨烯翻转失效问题，需要对介质回填、退火条件进行优化，只有 ICP‑PECVD 氧化硅搭配退火工艺，才能够实现表面起伏小于 0.5 nm 的平坦表面。图 3d 为 ALD 沉积 HfO₂高 k 介质层；图 3e 为垂直石墨烯栅晶体管器件结构，采用氧化铟作为沟道材料。图 3f、g 对比两种接触金属布局：金属做在台阶上方、金属做在台阶下方；台阶下方构型器件产率显著下降，因此后续实验统一采用台阶上制备金属的方案。图 3h 的 TEM 图像证实器件内部垂直石墨烯电极角度为 81°。图 3i 给出 58 个器件的转移特性曲线，高亮曲线代表典型器件行为。图 3j、k 分别统计亚阈值摆幅、阈值电压分布，高斯拟合反映器件的统计分布特性。图 3l 对比同等尺寸平面晶体管与垂直石墨烯栅晶体管的栅源电容，证实垂直石墨烯栅结构具备低电容优势。该晶体管验证 CMP 之后垂直石墨烯仍然保持良好电学连续性，证明整套垂直石墨烯电极工艺链路的可行性。

图 4｜埃尺度忆阻器完整制备与表征

a 旋转 90° 进行晶圆级键合的示意图；b 顶层硅刻蚀的示意图；c 埃尺度忆阻器器件光学显微照片；d 键合之后界面的透射电镜图；e 几何限定 0.34 nm×0.34 nm 交叉边缘电极的电场与电势仿真；f 埃尺度忆阻器的 Forming（电形成）过程 I‑V 曲线，插图为埃尺度忆阻器截面示意图；g 三批器件产率分析，包含上电极导电性、下电极导电性以及器件整体产率；h 三批器件上下电极导通电流统计；i 不同批次埃尺度忆阻器开态电流统计分析；j 小尺寸忆阻器器件电极尺寸对比图。

图 4 展示埃尺度忆阻器芯片级制备流程、微观表征、电场仿真、电学测试、多批次产率统计，并与文献中小尺寸忆阻器开展基准对标。图 4a‑b 描述晶圆级键合工艺流程：将两片带有垂直石墨烯电极的 1 cm×1 cm 芯片旋转 90° 面对面键合，再通过深刻蚀去除顶层硅，释放忆阻器器件。虽然键合后器件内部交叉结无法直接 TEM 观测，但器件加工流程与图 3 已经验证的垂直石墨烯晶体管完全一致，器件电学功能可以间接证明石墨烯电极的电学连续性。图 4c 为器件光学显微照片；图 4d 键合界面 TEM 图证实 SiO₂与 HfO₂实现高质量键合界面。图 4e 采用 COMSOL 开展电场‑电势仿真，当一端施加 4 V 偏置，电场高度局域在电极中心径向约 2 nm 范围，电极接触区域电场峰值约 5×10⁹ V/m，距离中心 1.5 nm 处电场衰减近一个数量级，体现埃尺度电极极强的电场局域效应。图 4f 给出器件电形成 I‑V 曲线，插图为器件截面示意图，证明 0.34×0.34 nm² 几何交叉电极能够实现忆阻开关。图 4g 为三批次器件产率分析，区分上电极导通、下电极导通、器件整体功能产率；键合工艺要求上下电极同时完好且键合界面合格，造成最终功能器件产率明显低于单电极良率。图 4h 统计三批器件上下电极导通电流，证明石墨烯电极电学性能整体均匀。图 4i 统计多批次器件开态电流，开态电流分布在 10⁻⁹~10⁻⁷ A 区间，器件离散来源于 CMP 引入石墨烯微小凹陷以及键合紧密程度差异。图 4j 为本工作和文献小尺寸忆阻器电极尺寸对标，凸显本工作达到埃尺度电极水平。

图 5｜埃尺度忆阻器器件统计基准对比

a 小电极忆阻器蒙特卡洛模拟的粒子分布；白色区域为二氧化硅，黄色区域为石墨烯，紫色区域为氧化铪，绿色代表氧空位；b 埃尺度忆阻器典型 I‑V 曲线；c 多种小尺寸忆阻器的保持特性对比；d 小尺寸忆阻器导线电阻对比；e 小尺寸忆阻器开态电流评估对比；f 小尺寸忆阻器峰值编程功率对比；g 小尺寸忆阻器典型性能综合对比图。

图 5 通过蒙特卡洛机理仿真、器件电学测试、多文献横向性能对标，阐明埃尺度忆阻器的输运机理、器件统计特性以及相比既往小尺寸忆阻器的性能优劣势。图 5a 为不同电极尺寸忆阻器导电细丝演化的蒙特卡洛粒子分布仿真，白色 SiO₂、黄色石墨烯、紫色 HfO₂、绿色氧空位；仿真耦合 SET 过程和氧空位细丝自发溶解动力学，复现电极尺寸‑细丝稳定性的竞争关系：电极越小，热激活溶解效应越强，导电细丝越脆弱，0.34 nm 电极器件表现本征易失行为，器件保持时间仅 0.2‑1.84 s；而 2 nm、8 nm 电极可以维持更长电阻态。图 5b 展示埃尺度忆阻器多次直流扫描 I‑V 曲线，重复测试证明可复现的易失阈值开关，器件循环间存在固有的随机性，该随机特性是概率比特应用的物理基础。图 5c‑g 为与已发表小尺寸忆阻器的系统基准对比：图 5c 对比保持特性，证实电极小于 2 nm 器件普遍转变为易失忆阻器；图 5d 对比导线电阻，石墨烯电极展现导线电阻优势；图 5e 对比开态电流，器件尺寸减小会使开态电流降低，本工作得益于更低的电极引线电阻，相比 2 nm 电极器件开态电流更高；图 5f 对比峰值编程功耗，印证器件微型化有利于降低功耗，本工作器件峰值功耗 370 nW；图 5g 综合汇总多项关键性能指标。整套对比表明，本工作器件虽然进入埃尺度，但是整体性能和 2 nm 级器件处于同一量级，同时带来本征易失、低功耗特性，适合概率比特应用；同时也指出器件循环一致性、保持时间等指标仍存在优化空间。

图 6｜基于埃尺度忆阻器实现概率比特（p‑bit）架构演示

a 本文小尺寸忆阻器潜在应用示意图；展示经典计算与概率计算在计算方式、系统架构、应用场景上的差异；b 埃尺度电极忆阻器的双极特性，插图为埃尺度忆阻器结构示意图；c 易失性忆阻器器件尺寸与开关功率关系；d 基于器件实验数据拟合得到的器件翻转概率曲线；插图为本文提出的 p‑bit 读出电路：输入电压 Vin 对与负载电阻串联的忆阻器施加偏置，中间节点电压与参考电压 Vref 经比较器输出二进制 Vout；VSS 为地参考低电源电压，Vref 比较器参考电压，Vin 输入电压，Vout 比较器输出电压；e 本文提出的基于埃尺度忆阻器的存内通用伊辛求解机示意图；MUX 代表多路选择器，RRAM 代表阻变随机存储器；f 最大割问题及其迭代求解过程，图中展示能量演化与自旋状态转变；g 传统架构与本文低功耗 p‑bit 架构功耗对比；TRNG 真随机数发生器，TCAM 三态内容寻址存储器，M/D 多路复用器‑译码器，ADC 模数转换器。

图 6 面向概率计算应用，从计算范式对比、器件本征双极特性、功耗对标、p‑bit 仿真模型、伊辛机存算求解架构、最大割问题仿真、系统功耗对比多个层面，完成器件面向概率比特系统的概念级验证。图 6a 对比经典确定性计算与概率计算在计算方式、系统架构、应用场景上的差异；概率比特作为室温下量子计算的替代方案，适合组合优化、概率采样任务，易失忆阻器是其核心物理载体。图 6b 展示器件双极忆阻特性，器件完全对称结构实现双向施加电压均可触发易失开关；SET 电压存在显著循环间随机涨落，这种阈值随机性正是概率比特所需要的器件级物理随机源。图 6c 将本器件开关功耗和多种已报道易失忆阻器进行对比，370 nW 为裸器件实测峰值功耗，不含外围电路；该器件具备本征自限流，不需要额外限流晶体管，有利于降低电路复杂度。图 6d 给出基于器件实验数据拟合得到的概率翻转函数，插图为 p‑bit 读出电路原理图；该模型是基于直流电学特性建立的仿真模型，并非脉冲模式直接测量得到的翻转概率曲线；依靠器件易失弛豫实现天然复位，通过多次采样获得概率输出。图 6e 为本研究提出的存内通用伊辛求解机架构，直接在模拟域部署 p‑bit 完成条件判决与退火，依靠 RRAM 阵列完成矩阵乘累加运算。图 6f 开展最大割组合优化问题仿真，给出系统能量演化和自旋状态转变，即使引入 25% 器件非理想离散，系统仍然可以快速收敛，证明架构对器件变异具备鲁棒性。图 6g 对比传统架构和本 p‑bit 架构的系统功耗，本方案省去 ADC、真随机数发生器 TRNG，整体能效获得约两倍提升。该工作完成的是仿真层面系统验证，完整集成 p‑bit 硬件电路仍有待后续研究。

文章链接：https://doi.org/10.1038/s41467-026-77789-2