Nature Electronics｜五层范德华异质结构建渐变隧穿势垒，实现通用型高性能存储选择器

一句话总结

美国南加州大学南加州大学（现香港大学）汪涵教授与南加州大学杨建华教授构建一维能带理论模型指导器件设计，基于石墨烯 / 二硫化钼 / 主隧穿势垒层 / 二硫化钼 / 石墨烯五层范德华异质结，分别以六方氮化硼、硫化镓作为主势垒制备两种隧穿结选择器，实现优异器件性能，并成功集成 1S1R、1S1C 存储单元，验证其作为通用存储选择器的应用潜力。相关工作发表在Nature Electronics。

拟解决的关键科学问题

交叉阵列架构是实现高密度三维存储的重要方案，但阵列中存在潜通路漏电流与半选干扰问题，需要选择器器件对存储单元进行选通。两端选择器具备单元面积小、适合三维堆叠的优势，但现有肖特基二极管、相变阈值开关、离子电子混合传导等各类选择器，难以同时兼顾高非线性度、高循环耐久性、低器件离散性、弱温度依赖性等全部关键指标。传统块体介质隧穿结选择器受限于原子尺度势垒厚度波动，非线性度上限仅 10⁵，器件均一性较差。二维范德华材料具备原子级均匀厚度，是隧穿选择器的理想材料，但此前器件设计多依赖经验，缺少理论模型指导，器件性能受限，亟需理论‑实验协同开发高性能范德华隧穿结选择器。

文章内容

选择器是释放存储交叉阵列可扩展潜力、实现三维堆叠的关键器件。然而，开发同时满足多项核心性能指标的两端可堆叠选择器，目前仍存在巨大挑战。这些关键性能指标包括：高选择比、高耐擦写次数、快速响应速度、可忽略的循环差异、微弱的温度依赖性以及优异的器件间均一性。 本文报道了基于五层垂直堆叠范德华层的隧穿结选择器。该选择器采用石墨烯 / 二硫化钼 / 主隧穿势垒层 / 二硫化钼 / 石墨烯异质结构。我们建立理论模型，用于预测渐变隧穿势垒选择器的器件特性，并基于该模型指导设计了两类器件，分别以六方氮化硼和硫化镓作为主隧穿势垒层。基于六方氮化硼的器件实现了大于 10^7 的非线性度，耐循环次数超过 10^12 次，开关速度小于 20 纳秒，温度依赖性弱，同时器件与器件之间差异小。基于硫化镓的器件仅需 2.5V 工作电压，非线性度高于 10^6。我们证实，上述选择器可集成至 1S1R（一选择器一电阻）与 1S1C（一选择器一电容）存储单元，适用于易失性与非易失性存储技术。

选择器有潜力提升各类新型存储器件的可扩展性与堆叠能力，这类新型存储包含阻变随机存储器（RRAM）、自旋转移矩随机存储器、相变存储器以及铁电存储器。选择器器件能够对交叉阵列中的指定存储单元完成读写操作，抑制潜通路电流，缓解半选干扰问题。与常用的存取晶体管相比，两端选择器在二维阵列中单元面积仅为 4F^2，并且与三维集成工艺兼容性更好，由此带来更高的器件密度，更适配存储与神经网络应用的互连需求。目前已经研究过多种类型的选择器，包含肖特基二极管、隧穿结、易失性忆阻器、 Ovonic 阈值开关器件、金属‑绝缘体相变器件以及离子‑电子混合传导器件。但是，上述各类选择器均存在一定短板。理想通用型选择器需要具备高非线性度（也称为选择比、开关比）、低漏电流、高耐循环能力、高速开关、充足电流密度与低器件差异，同时适配各类阻变存储与传统动态随机存储器（DRAM）。

在各类技术路线中，隧穿结选择器（TJS）备受关注。得益于非破坏性隧穿输运机制，它理论上可实现近乎无限的耐循环次数、极小的循环间差异、高速响应以及微弱的温度依赖性。但是，基于块体材料（氧化物、氮化物）的隧穿结选择器，非线性度最高仅达到 10^5，同时器件间均一性差。该瓶颈源于能带调控难度大，原子尺度均一性难以控制。隧穿势垒层厚度或者组分的微小波动，就会使结电阻发生指数级变化，长期制约着磁隧穿结这类隧穿器件的均一性。二维范德华材料为此提供新的解决方案。这类材料具备诸多优势：材料体系丰富、接近单晶的层状结构、可兼容互补金属氧化物半导体工艺，并且能够在晶圆尺度实现原子级厚度均匀，可精准构筑目标隧穿势垒轮廓。但过去基于范德华材料的选择器性能有限，主要因为其隧穿势垒设计依靠经验，缺少理论指导。本文报道一类隧穿结选择器，器件为石墨烯 / 二硫化钼 / 主隧穿势垒层 / 二硫化钼 / 石墨烯范德华异质结。我们构建理论模型预测渐变隧穿势垒选择器的特性，并以此为指导，制备两类代表性器件，分别将六方氮化硼 (hBN)、硫化镓 (GaS) 作为主隧穿势垒层。基于六方氮化硼的选择器非线性度高于 10^7，耐循环次数超过 10^12 次，开关速度小于 20 纳秒，温度依赖性弱，循环间波动极小；我们制备的六方氮化硼选择器阵列，器件间离散程度低。硫化镓基器件工作电压仅 2.5V，非线性度大于 10^6。利用这两种选择器，我们制备 1S1R 与 1S1C 存储单元，成功实现存储的编程与读出操作。

图 1｜范德华隧穿结选择器（vdW‑TJS）的器件结构与工作原理。

a. 基于 V/2 分压方案工作的 1S1R 交叉阵列示意图；每个存储单元由存储器件与 vdW‑TJS 选择器串联构成。b. 具备对称渐变隧穿势垒的 vdW‑TJS 开启态与关断态能带图。Φ₁、Φ₂、Φ₃分别代表主势垒、次级势垒、接触金属的电子亲和能（功函数）；V_B 为外加偏置电压，E_F 代表费米能级。紫色虚线箭头代表两种状态下电子（实心、空心虚线圆圈）的输运路径；灰色虚线箭头代表弛豫过程。c. 不同电子亲和能（Φ₁，单位 eV）主势垒层对应的 vdW‑TJS 仿真性能，数据点旁标注对应数值；全部仿真均采用二硫化钼作为次级势垒、石墨烯作为接触电极；Φ₁=1.2 eV、2.5 eV 分别对应六方氮化硼 (hBN) 与硫化镓 (GaS)。d. 石墨烯 / 二硫化钼 / 六方氮化硼 / 二硫化钼 / 石墨烯选择器的截面透射电镜 TEM 图与电子能量损失谱 EELS 元素 mapping 图；比例尺：5 nm。

图 1 完整阐释五层范德华隧穿结选择器（vdW‑TJS）的器件架构、工作机理与理论仿真预判结果。图 1a 为 1S1R 交叉阵列半电压（V/2）工作方案示意图，该架构是高密度存储阵列的典型工作范式，选择器与阻变存储器件串联构成存储元，半选单元施加 Vop/2 分压，由此引出选择器核心评价指标：非线性度定义为全选电压 Vop 下导通电流与半选电压 Vop/2 下关态漏电流的比值。图 1b 为对称渐变三层隧穿势垒的能带原理图，器件关态时，次级势垒与主势垒叠加形成等效厚势垒，极大抑制隧穿漏电流；施加高偏置电压进入开态，渐变势垒同时实现势垒高度与势垒宽度同步降低，区别于传统矩形势垒仅能改变势垒宽度的局限，这也是该器件实现高非线性的物理内核。图 1c 为单带理论模型仿真结果，以 MoS₂作为次级势垒、石墨烯作为电极，扫描主势垒电子亲和能，建立起操作电压、电流密度与非线性度的量化映射关系，为实验材料筛选提供理论依据，最终筛选出 hBN（1.2 eV）、GaS（2.5 eV）两种候选势垒材料。图 1d 借助截面 TEM 与 EELS 元素成像，直观证实石墨烯‑MoS₂‑hBN‑MoS₂‑石墨烯五层异质结高质量层状堆叠，界面干净，从微观结构层面佐证干转移制备工艺的可行性，为器件优异电学性能提供结构基础。

图 2｜六方氮化硼基隧穿结选择器的电荷输运特性。

a. 矩形势垒与渐变隧穿势垒两种 hBN 基选择器的 I‑V 特性对比。渐变势垒器件拥有更高非线性度；散点为实验测试数据，实线为仿真结果。b. Gr/MoS₂/hBN/MoS₂/Gr 选择器的 I‑V 曲线温度依赖特性。c、d. 将变温 I‑V 数据重新绘图，分别表征高场（＞2.5 MV cm⁻¹）条件下福勒‑诺德海姆（FN）隧穿 (c) 与普尔‑弗伦克尔（PF）输运 (d) 效应；直线为 350 K 测试数据的线性拟合。插图分别为场发射电子输运 (c) 与陷阱辅助电子输运 (d) 的原理示意图。

图 2 系统研究 hBN 基 vdW‑TJS 的电荷输运机制，厘清隧穿输运主导物理过程。图 2a 对比矩形势垒 Gr/hBN/Gr 与渐变势垒 Gr/MoS₂/hBN/MoS₂/Gr 器件的 I‑V 特性，实验与仿真结果高度吻合；引入 MoS₂次级势垒之后，低偏置关态电流被压制至皮安噪声水平，高电压下隧穿电流快速抬升，实现大于 10⁷的非线性，而传统矩形势垒器件非线性仅 10⁵，直接证明渐变势垒结构对器件性能的增益效果。图 2b 开展 250 K‑350 K 宽温域 I‑V 测试，器件电流随温度变化幅度微弱，说明输运机制并非热离子发射，赋予器件在宽温工作环境下的实用价值。图 2c、d 分别针对 Fowler‑Nordheim（FN）隧穿与 Poole‑Frenkel（PF）陷阱辅助输运进行图谱变换分析，在场强大于 2.5 MV/cm 条件下，log (J/E²) 与 1/E 呈现良好线性关系，符合 FN 隧穿特征；而 J/E 与√E 偏离线性，说明陷阱辅助 PF 输运占比很低。该结果表明，本范德华晶体势垒缺陷密度远低于溅射制备的氧化物介质，器件输运以 FN 直接隧穿为主导，缺陷陷阱带来的附加漏电流被有效抑制，这也是该选择器兼具低关态漏电流与高非线性的核心物理根源。

图 3｜Gr/MoS₂/hBN/MoS₂/Gr 选择器的器件离散性与耐久特性。

a. 1000 次直流扫描测试得到的 I‑V 特性曲线。b. 3V 关态电流、6V 开态电流以及非线性度的累积概率分布。c. 4×4 选择器交叉阵列光学照片，标注各层材料；比例尺：2 μm。d. 4×4 选择器阵列各器件 I‑V 特性曲线与平均曲线。e. 室温 (300 K) 与高温 (358 K) 条件下选择器耐久测试结果；插图为每个循环施加的脉冲波形。

图 3 聚焦 hBN 基 vdW‑TJS 的器件一致性、阵列可实现性与循环耐久可靠性，评估其面向阵列集成的工程应用潜力。图 3a 为 1000 次连续直流扫描 I‑V 曲线，多次扫描曲线重合度高，说明器件开关为纯电子隧穿过程，介质内部无原子迁移、无结构相变，规避了忆阻型、相变型选择器普遍存在的循环内结构退化问题。图 3b 统计开态电流、关态电流与非线性度的累积概率分布，器件离散主要来源于界面缺陷电荷俘获与测试噪声，整体波动处于较低水平。图 3c‑d 展示 4×4 交叉阵列的光学形貌与阵列全部单元 I‑V 统计，得益于范德华材料晶圆级原子厚度均匀性，阵列内全部器件电学行为高度一致，突破传统隧穿选择器器件间均一性差的瓶颈，证明该套制备工艺具备阵列规模化集成的潜力。图 3e 为高低温脉冲耐久测试，室温条件下器件可以稳定承受超过 10¹² 次脉冲循环而无性能衰减；即便提升温度至 358 K，依然可以维持 10⁹次以上的高耐久循环。选择器在存储阵列中读写均会被频繁触发，因此耐久指标要求远高于存储单元本身，该数量级的循环寿命充分体现非破坏性隧穿机制的巨大优势，为高密度交叉阵列长期稳定工作提供可靠性保障。

图 4｜Gr/MoS₂/GaS/MoS₂/Gr 选择器及其与 Au/Pd/HfOₓ/Pd 忆阻器集成得到的 1S1R 存储单元电学特性。

a. 矩形势垒与渐变势垒 GaS 基选择器的实验（实线）与仿真（虚线）I‑V 特性；与 hBN 体系类似，渐变势垒通过抑制低偏压关态电流实现非线性度提升。b. 忆阻器、选择器、1S1R 存储单元三者的 I‑V 特性对比。c. 1S1R 存储单元耐久测试结果。

图 4 针对低压应用场景，研究 GaS 基 vdW‑TJS 的电学特性，并且完成与阻变忆阻器的片上集成，验证 1S1R 存储单元实际工作能力。图 4a 对比矩形势垒 Gr/GaS/Gr 与渐变势垒 Gr/MoS₂/GaS/MoS₂/Gr 器件的 I‑V 曲线。和 hBN 体系规律一致，引入 MoS₂次级隧穿势垒能够有效压低低电压漏电流；GaS 本征带隙更低，器件整体工作电压得到显著下降，在 2.5 V 操作电压条件下实现高于 10⁶的非线性度，适配低功耗存储系统的电压约束。图 4b 分别给出独立忆阻器、独立 GaS 选择器以及串联之后 1S1R 单元的 I‑V 特性。低压下选择器呈现高阻态，几乎承担全部分压；电压升高后选择器导通，分压转移至忆阻器，实现忆阻器 SET；RESET 过程需要施加‑3.5 V 负偏压，该电压匹配 HfOₓ基阻变存储器的开关窗口，证明二者电学兼容性良好。图 4c 为 1S1R 存储单元循环耐久测试，器件在开环脉冲操作下反复执行 SET‑READ‑RESET‑READ 完整存储操作，虽然受忆阻器内部固有噪声影响，开、关电流存在小幅波动，但存储窗口、单元选择比能够稳定维持。该组实验证实低压型范德华隧穿结选择器可以和主流氧化物阻变存储器匹配，能够完整实现存储阵列的编程、擦除与读出，为低功耗三维高密度存储提供可行器件方案。

图 5｜通用存储选择器综合性能对标。

a. 本工作与其他不同隧穿势垒隧穿结选择器的电流密度‑非线性度对比；虚线代表半节距架构交叉存储阵列所需要的非线性度与电流密度指标。b. 不同开关机制选择器的耐久次数‑可持续非线性度对比。c. 本工作与已报道 1S1R 存储单元的耐久‑可持续选择比对比；标签标注选择器（忆阻器）核心材料。d. vdW‑TJS 与各类存储技术所需选择器的性能雷达图；切换速度、热稳定性、器件离散性的详细计算见补充表格 2‑4 以及补充图 7、8。多边形图分别代表各类存储器件对选择器的性能需求；STT‑RAM：自旋转移矩随机存储器；PCM：相变存储器。

图 5 为该工作开发的两类范德华隧穿结选择器（vdW‑TJS）与已报道各类存储选择器的全面性能对标，从阵列可扩展性、循环可靠性、集成单元性能以及综合性能雷达维度，客观评估本器件作为通用型存储选择器的综合竞争力。图 5a 为电流密度‑非线性度对比散点图，图中虚线定义了半节距交叉存储阵列正常工作所要求的性能阈值。相较于已报道的各类隧穿结选择器，hBN 基与 GaS 基 vdW‑TJS 在获得数量级提升的非线性度同时，并未牺牲电流密度，hBN 基器件可支撑接近 1 Gbit 存储阵列规模，GaS 基器件也可支持百兆比特级阵列，显著优于过往隧穿选择器所能实现的阵列容量，充分证实渐变范德华势垒架构对阵列可拓展能力的提升作用。

图 5b 从耐久次数与稳态非线性度维度，对比隧穿型、相变型、忆阻型等不同物理机制的选择器。相变型器件非线性度有限，忆阻类选择器循环耐久存在明显短板，而本文 vdW‑TJS 兼顾高非线性与超高循环寿命，实现两项核心指标的良好权衡。图 5c 进一步落脚到实际 1S1R 集成存储单元层面，与文献报道的 1S1R 功能单元进行对标，本工作器件的稳态选择比高出已有器件一个数量级以上，同时耐久性能达到先进水平，证明器件在实际存储单元应用场景下的真实性能优势，而非仅分立器件的单参数优化。

图 5d 为多维度性能雷达对比图，直观展示 vdW‑TJS 的开关速度、热稳定性、漏电流、器件离散性、耐久度、可扩展性六大核心指标，同时给出 DRAM、RRAM、STT‑RAM、PCM 几类主流存储器对选择器的性能需求轮廓。可以看出，vdW‑TJS 多项性能指标可以同时覆盖多种存储器的约束条件，验证其通用选择器定位。但也应客观看到，器件在器件变异、电流密度维度仍存在优化空间，为后续器件迭代指明了发展方向。综合全部对标结果，该范德华隧穿结选择器为高密度三维交叉阵列存储提供了极具竞争力的器件解决方案。

文章链接：https://doi.org/10.1038/s41928-026-01704-2