Advanced Electronic Materials:MoS₂/石墨烯浮栅晶体管——面向非易失存储与高精度突触操作

研究背景

人工智能、类脑计算与物联网的快速发展,对高密度、低功耗、高速的非易失存储器(NVM)提出了迫切需求。传统基于电荷存储的闪存技术在纳米尺度下面临可扩展性差、工作电压高、编程/擦除速度慢、耐久循环有限等固有瓶颈。二维(2D)材料凭借原子级厚度、高载流子迁移率与优异的静电控制能力,成为突破硅基技术局限的重要方向。其中,带隙可调的过渡金属硫化物半导体 MoS₂ 与导电性最优的石墨烯相结合所构成的浮栅异质结构,在电荷俘获与浮栅存储方面颇具潜力,已被报道可实现陡峭的亚阈值摆幅、大存储窗口与优良的保持特性。此外,2D 材料基 NVM 器件还能模拟生物突触功能——通过电脉冲的时序或幅度实现电导的连续模拟调制,从而再现短程可塑性(STP)与长程可塑性(LTP)。然而,MoS₂/石墨烯浮栅结构的突触行为此前尚缺乏系统验证。

成果简介

近日,达卡大学Sharnali Islam助理教授团队在 Advanced Electronic Materials 上发表研究,提出并基于 SILVACO TCAD 仿真系统研究了一种面向逻辑开关、非易失存储与神经形态应用的 MoS₂/石墨烯浮栅晶体管。器件采用石墨烯狄拉克源接触,实现了低至 25 mV/decade 的亚阈值摆幅、稳定的 p 型工作,以及高达 10¹⁰ 的开关电流比,并具备亚纳瓦级功耗。存储方面,编程/擦除时间约 11 ns(对应约 90 MHz 开关频率),存储窗口达 5.9 V,外推 10 年后电荷保持率约 91%。器件进一步展示了增强-抑制、短程/长程可塑性以及脉冲时序依赖可塑性(STDP)等突触功能,为下一代低功耗逻辑器件、可靠非易失存储与神经形态计算提供了平台。

图文导读

器件构建于重掺杂 p⁺⁺ 硅衬底(作全局背栅)之上,自下而上依次为约 270 nm 热氧化 SiO₂ 绝缘层、2 μm 长的单层 MoS₂ 沟道、6 nm HfO₂ 隧穿层、石墨烯浮栅以及 12 nm HfO₂ 阻挡层,顶部为 Au 控制栅;源、漏接触由沉积于石墨烯电极上的 Au 构成。6 nm 隧穿层厚度是在电荷注入效率与保持可靠性之间权衡的结果——已有研究表明 5–6 nm 超薄氧化层可在维持可接受保持特性的同时实现高效隧穿。全部仿真基于 SILVACO TCAD 二维框架:沟道输运采用漂移-扩散模型结合费米-狄拉克统计并计入 SRH 复合;HfO₂ 层的量子隧穿则由非局域直接隧穿与 Fowler–Nordheim(FN)隧穿模型描述,以准确刻画编程/擦除过程中向浮栅的电荷注入。

图1 所提出 MoS₂/石墨烯浮栅器件的结构示意图。(A)二维截面图;(B)三维结构图。器件以重掺杂 p⁺⁺ 硅为全局背栅,其上依次为约 270 nm SiO₂、单层 MoS₂ 沟道(两端由石墨烯电极并覆 Au 形成源、漏)、6 nm HfO₂ 隧穿层、石墨烯浮栅、12 nm HfO₂ 阻挡层及顶部 Au 控制栅。

值得注意的是,本征 MoS₂ 通常为 n 型,而该器件呈现稳定 p 型行为的根源在于接触诱导的能带对准而非本征掺杂:高功函数 Au(约 5.1 eV)与石墨烯组合形成非对称肖特基势垒,有利于空穴注入而抑制电子注入,叠加石墨烯狄拉克点的载流子过滤效应,使器件表现为以空穴导电为主的接触受限输运。器件阈值电压约 0.1 V,亚阈值摆幅低至 25 mV/dec。突破 60 mV/dec 热限的关键在于石墨烯狄拉克源电极——其狄拉克点附近的线性态密度限制了向沟道的热电子注入,起到能量过滤(冷源)作用。在 100 mV 漏压下漏电流约 3.2 μA,对应约 31 kΩ 串联电阻,体现石墨烯至 MoS₂ 的高效电荷注入;关态电阻高达 5×10⁸ MΩ,由此获得约 10¹⁰ 的开关比。开态功耗约 280 pW,关态功耗低至 10⁻³ fW,展现超低功耗逻辑潜力。

图2 p 型 MoS₂ 场效应晶体管的电学特性。(A)(B)分别为 V_DS = −45 mV 下线性与对数坐标的转移特性,阈值电压约 0.1 V、亚阈值摆幅 25 mV/dec、开关比超过 10¹⁰;(C)沿沟道能带图,揭示栅偏压诱导 p 型行为的起源;(D)(E)不同栅压下的输出特性,小 V_DS 区电流的线性调制证实石墨烯与 MoS₂ 间形成良好欧姆接触。

编程与擦除通过正、负控制栅偏压实现。施加 +6 V 时,电子经 6 nm HfO₂ 隧穿层以直接隧穿/FN 隧穿注入浮栅,浮栅中积累的负电荷产生静电场耗尽沟道空穴,使阈值电压正向移动,充电时间约 10 ns;施加 −6 V 时,电子被排出浮栅、沟道载流子恢复,擦除约 1 ns,快于编程。综合两者,有效存储速度约 11 ns,对应约 90 MHz 开关频率,处于当前最先进超快 2D 存储技术水平。转移特性显示存储窗口约 5.9 V,编程后阈值正移约 2.9 V、擦除后负移约 3 V;在 ±6 V、1 μs 脉冲循环下漏电流稳定、几乎无退化,表明数据保持与开关行为可靠。

图4 浮栅 NVM 器件的存储特性。(A)(B)分别为线性与对数坐标的转移特性,存储窗口约 5.9 V,编程态与擦除态间阈值明显移动;(C)对应跨导曲线;(D)用于循环编程/擦除的 ±6 V、1 μs 控制栅脉冲序列;(E)相应漏电流响应,展现稳定、可重复且几乎无退化的开关行为。

为评估长期保持,作者对编程/擦除后 100 s 的瞬态漏电流分别以多项式与线性模型拟合并外推。结果表明,10 年后仍可保持约 91%(多项式)与 97.4%(线性)的电荷,显示出良好的非易失性与数据稳定性,与已报道的 2D 材料基非易失存储器趋势一致。

图5 MoS₂/石墨烯浮栅存储器的保持特性。(A)编程与擦除后 100 s 内漏电流衰减的短时保持曲线,并以多项式与线性模型拟合外推长期保持;(B)外推的保持行为,10 年后电荷保持率分别约 91%(多项式)与 97.4%(线性),表明优异的数据稳定性与非易失性。

该器件还可模拟生物突触。以 15 ms 间隔施加负栅压脉冲时,兴奋性突触后电流(EPSC)随每个脉冲骤升,但在数毫秒内快速回落,表现为易失性短程可塑性;当脉冲间隔缩短至 6 ms 乃至 4 ms 时,EPSC 不再回到基线,而稳定于更高电导水平,呈现非易失性长程可塑性。这一 STP 向 LTP 的转变受“易失性梯度”支配:更短的脉冲间隔在电荷弛豫前累积出更强静电场,将注入机制推入高效 FN 隧穿区,把电子压入石墨烯势阱深处;原子级薄石墨烯浮栅态密度低且缺乏体电荷屏蔽,能牢固锁定俘获电荷,从而实现对沟道电导的长期调制。增强-抑制测试中,电导随脉冲快速增大并在约 25 μS 附近饱和,抑制后回到约 16.5 μS,权重更新稳定可控。STDP 特性表现为随前后脉冲时序差(Δt = t_post − t_pre)的非对称指数依赖:Δt > 0 为 LTP、Δt < 0 为 LTD,与生物学习规则高度相似。单次突触事件能耗低至约 0.208 fJ(V_CG = −6 V、V_D = 50 mV),并随脉冲幅度在 0.12–0.37 fJ 间变化,处于亚飞焦耳量级。

图8 浮栅突触晶体管的增强-抑制及 STDP 特性。(A)沟道电导随脉冲数演化,呈现快速增强与抑制并在高循环数趋于饱和;(B)(C)分别为增强与抑制过程对应的 I_D–V_D 曲线;(D)归一化 STDP 响应,Δt > 0 对应 LTP、Δt < 0 对应 LTD;(E)单次突触事件累积能耗随脉冲幅度的变化。

总结展望

本工作系统仿真研究了 MoS₂/石墨烯浮栅器件的逻辑、存储与突触功能。器件具备稳定 p 型工作、25 mV/dec 超陡亚阈值摆幅、10¹⁰ 量级开关比与亚纳瓦功耗;存储上展现约 11 ns 快速开关、5.9 V 存储窗口与 10 年约 91% 的保持率;并成功再现 STP 向 LTP 的转变、脉冲数依赖的增强/抑制以及符合生物机制的 STDP。综合而言,MoS₂/石墨烯浮栅晶体管有望成为面向低功耗逻辑电路、可靠非易失存储与硬件级神经形态计算的多功能纳米平台。需说明的是,上述结论均基于 TCAD 仿真,相关性能仍有待实验验证。

文献链接

MoS2/Graphene Floating-Gate Transistor Toward Non-Volatile Memory and High-Precision Synaptic Operations

DOI: https://doi.org/10.1002/aelm.70519