芯译前沿 | UCLA 段镶锋&黄昱Nature：范德华集成 —— 突破二维材料的边界，重构异质结未来

一句话总结

加州大学洛杉矶分校（UCLA）段镶锋教授、黄昱教授统综述范德华集成这一无键合、低损伤材料整合策略的发展历程、核心原理、技术挑战与应用前景，将其从二维材料体系推广至 0D/1D/2D/3D 全维度材料，提出可构建传统方法无法实现的人工异质结与超晶格。相关工作发表在Nature。

Van der Waals integration before and beyond two-dimensional materials

文章链接：https://www.nature.com/articles/s41586-019-1013-x

拟解决的关键科学问题

传统半导体异质结集成依赖化学外延与物理气相沉积，受晶格匹配、工艺兼容、界面缺陷与费米能级钉扎等严格限制，难以实现高度异质材料的完美整合。

范德华集成：在二维材料之前与超越二维材料

材料集成策略，如外延生长，通常涉及强化学键，并且通常仅限于具有严格结构匹配和工艺兼容性的材料。范德华集成，其中预制的构建块通过弱范德华相互作用物理组装在一起，提供了一种无需化学键的替代集成策略，没有晶格和工艺限制，正如二维范德华异质结构所例证的那样。在此，我们回顾了这一新兴方法的发展、挑战和机遇，将其推广用于超越二维的多样化材料系统的灵活集成，并讨论了其创造超越现有材料范围的人工异质结构或超晶格的潜力。

半导体异质结构和超晶格代表了所有现代电子学和光电子学的基本材料基础。通过设计集成具有原始界面的不同材料对于创造功能器件至关重要，并且长期以来一直是材料科学界追求的目标。当前的异质材料集成策略通常依赖于化学外延生长或物理气相沉积。化学外延生长方法，如分子束外延和金属有机化学气相沉积，已为包括高电子迁移率晶体管、发光二极管和量子级联激光器在内的各种最先进器件提供了最高质量的异质结构。然而，这种集成依赖于一对一的化学键，并且通常仅限于具有高度相似晶格对称性和晶格常数，因此具有相似电子特性的材料，这些材料通常需要相似的工艺条件（图1a,b）。具有显著不同晶格结构或工艺条件的材料无法在没有产生过多界面无序的情况下外延生长在一起，这可能会严重改变其本征特性（图1a，下图）。例如，MBE对晶格外延层有严格的限制，其中晶格失配f通常应小于5%以防止多晶相形成，并且外延层需要薄于临界厚度dc（对于f=1%约为10 nm）以防止失配位错的形成。即使满足这些要求，所得界面仍然受到两个晶格中应变的影响，正如在典型的二维电子气超晶格中所观察到的那样（图1c）。对于更厚的外延层，轻微的失配通常会导致界面处的失配位错（图1d），当失配增加时，这些位错可能远远超出界面并导致广泛的穿透位错（图1e）。MBE施加的这些限制也适用于其他化学集成技术，如MOCVD或原子层沉积。例如，由于显著的晶格结构差异，高质量的介电薄膜不易集成在具有原始表面的晶体半导体（例如硅或石墨烯）之上。这种显著的晶格差异通常导致成核阶段的岛状形成并阻碍均匀的薄膜沉积（图1f）。

另一方面，依赖于前驱体材料高能汽化的传统物理气相沉积在材料类型和晶格结构上更加灵活，因此被广泛用于集成高度不同的材料以创建功能界面。然而，沉积的材料通常是非晶或多晶的，并且所得的异质结构界面通常受到不可避免的沉积诱导缺陷和丰富的化学无序的困扰，这些缺陷和无序决定了界面特性。例如，真空蒸发和溅射是用于在各种半导体上沉积金属接触的标准工艺。虽然广泛使用，但这种高能集成过程涉及高能金属原子和团簇对接触区域的连续轰击以及强烈的局部加热，通常在金属/半导体界面产生无序的玻璃状层（图1g），并导致半导体器件中的费米能级钉扎效应和不可控的肖特基势垒。

图 1 | 传统键合型异质结界面的结构特征

a. 键合型异质结界面示意图：晶格匹配界面（上）与晶格失配界面（下）。b. 脉冲激光沉积制备的 STO/LSMO 晶格匹配界面截面图，界面应变低，存在一对一化学键。c. 分子束外延（MBE）生长的 InAs/AlSb 界面截面图，存在明显界面应变。d. MBE 生长的 III-Sb/Si 界面截面图，因晶格失配观察到失配位错。e. MOCVD 生长的 GaN (AlN)/AlN/Si 超晶格截面图，因大晶格失配观察到穿透位错。f. 原子层沉积（ALD）制备的 HfO₂/Si 界面截面图，氢终止硅表面形核差，HfO₂呈不连续岛状。g. 高真空沉积制备的 Ti/Si 界面截面图，存在玻璃态界面层。

范德华集成

或者，范德华集成，其中预制的构建块通过弱范德华相互作用物理组装在一起，提供了一种替代的低能材料集成方法。这种物理组装方法不依赖于一对一的化学键，也不涉及对现有材料的直接化学处理；因此，它不限于具有相似晶格结构或需要兼容合成条件的材料。因此，它引起了人们对集成具有高度不同晶格结构但界面化学无序很少的多样化二维原子晶体的极大兴趣（图2a）。尽管范德华集成在二维器件中已得到充分认识和深入探索，但其对其他材料系统（超越二维材料）的适用性及其在可扩展集成和实际应用中的前景尚未得到充分认识。

原则上，由于没有晶格匹配和工艺兼容性的要求，这种无键集成策略不限于特定的材料维度，并且通常适用于具有不同晶体结构（结晶性、晶格对称性、晶格常数）、电子特性（金属、半导体、绝缘体和超导体）或材料维度（零维，0D；一维，1D；二维，2D；和三维，3D）的截然不同材料的灵活集成（图2b）。在没有直接化学键合的情况下（图2c），范德华集成能够在一系列高度不同的材料之间创建具有原子级清洁和电子学尖锐界面的人工异质结构和超晶格，正如最近展示的各种范德华界面所例证（例如，Bi₂Te₃/FeTe，石墨烯/Al₂O₃，MoS₂/Au，磷烯/分子）（图2d-g）。

在本视角文章中，我们从范德华距离、范德华相互作用和范德华间隙的基本概念出发，概括范德华集成的定义和要求，并总结当前的范德华构建块。接下来，我们概述历史背景，并重点介绍具有各种材料维度的最先进的范德华异质结构，包括1D/1D、0D/2D、1D/2D、2D/2D、2D/3D和3D/3D，然后讨论这些无缺陷和无钉扎的范德华界面中出现的潜在机遇和挑战。总体而言，我们希望强调无键的范德华集成作为一种通用的低能集成方法（相对于传统的高能化学集成），它可以赋予集成不同材料以无与伦比的自由度，超越传统集成方法的限制，为基础研究开辟新的机遇，并实现超越现有材料范围的前所未有的器件功能和性能。

图 2 | 范德华集成界面的示意图与结构特征

a. 2D/2D 范德华集成示意图。b. 超越二维材料的范德华集成示意图。c. 范德华界面处的无键合原子结构。d–g. 不同维度材料构成的范德华接触界面截面图：Bi₂Se₃/FeTe（d）、Al₂O₃/ 石墨烯（e）、Au/MoS₂（f）、高阶黑磷 / 十六烷基三甲基溴化铵超晶格（g），这类弱相互作用范德华界面具有原子级洁净、电学锐化的特征，界面外无明显应变或无序。

键合界面与范德华间隙界面

范德华相互作用，以荷兰科学家约翰内斯·迪德里克·范德华命名，通常包括三种不同类型的分子间相互作用：偶极-偶极相互作用（基索姆力）、偶极-诱导偶极相互作用（德拜力）和瞬时偶极-诱导偶极相互作用（伦敦力）（图3a）。范德华相互作用已使用伦纳德-琼斯势进行了简单建模和近似，这可以追溯到1924年，其最低势能位于两个范德华相互作用的原子或分子之间的平衡中心到中心距离（例如，氩二聚体为0.38 nm）（图3b），该距离通常被称为范德华距离（图3c）。

范德华相互作用的强度通常在0.1-10 kJ mol⁻¹的数量级，比离子键或共价键的强度（约100-1,000 kJ mol⁻¹）小约2-3个数量级。尽管是最弱的相互作用，但在紧密接触的界面内，范德华力（>10⁻¹² N 每原子对或 >10 N cm⁻²）实际上比典型集成结构的重力大得多，并且足够强以将块体材料（对于1米厚的材料约为1-10 N cm⁻²）结合在一起抵抗重力运动。然而，由于它们有限的表面粗糙度，两个刚性3D块体材料之间的大多数界面无法达到紧密接触以实现范德华距离并完全激活范德华相互作用。因此，柔性的低维材料或薄膜通常更可能达到范德华距离并激活范德华相互作用，因此更适合范德华集成。

范德华间隙，虽然在二维材料研究中经常使用，但没有明确的定义，并且经常与二维层厚度或二维层间距离混淆。为确保一致性和避免混淆，在此我们将范德华间隙定义为范德华距离与共价键长度之间的差值（如图3c,d所示）。因此，范德华间隙可以近似使用：

g_vdW ≈ d_vdW – r_a – r_b

其中r_a和r_b是单个原子的共价半径。使用此方程，氩二聚体的g_vdW值可计算为0.23 nm。从这个角度来看，层状材料中的范德华间隙远小于它们的层间距。如图3d所示，石墨的层间距为0.34 nm，使用方程(1)计算的g_vdW约为0.2 nm。对于其他层间距范围从约0.3 nm到约0.8 nm的层状材料（图3e），计算出的g_vdW显示出类似的值，大约为0.2 nm，与氩二聚体或石墨层的值相当。此外，人工组装的范德华界面（例如，Au/MoS₂，BN/石墨烯和WSe₂/Bi₂Se₃）之间的g_vdW值也在0.2 nm左右。

图 3 | 范德华相互作用、范德华距离与范德华间隙的定义

a. 各类分子相互作用的能量对比，范德华相互作用是最弱的分子间相互作用（物理相互作用），远小于典型分子内相互作用（化学相互作用）。b. 氩二聚体体系的势能–距离曲线，范德华距离约 0.38 nm（势能最低点），范德华间隙约 0.23 nm（范德华距离与共价半径之差）。c. 共价键合体系与范德华体系中范德华间隙与范德华距离的示意图。d, e. 各类层状二维材料的层间距与计算所得范德华间隙对比，计算得到的范德华间隙约 0.2 nm，与氩二聚体相当。

二维之前及超越二维的范德华器件

范德华集成的早期例子可以追溯到21世纪初，当时各种合成纳米结构使用简单的物理组装方法（如滴铸、旋涂或物理摩擦）集成到功能器件中，用于从碳纳米管或半导体纳米线组装的高性能电子和光电器件。这些开创性的努力展示了范德华集成在克服传统外延方法限制方面的独特机遇，以无缝结合高度不同或原本不相容的材料（例如，Si上的GaN、CdS或CdSe），从而能够创造具有前所未有的功能和性能的范德华器件。

随着具有无悬挂键表面的石墨烯和多样化二维原子晶体的分离，范德华集成获得了巨大的动力，用于创建具有原子级清洁和电子学尖锐界面的各种异质结构，为基础研究以及新颖的器件概念提供了一个丰富的平台。事实上，二维器件研究蓬勃发展的主要引擎之一就是范德华集成本身，它使材料科学家、物理学家和电气工程师能够快速探索和测试新材料的器件特性，而无需高质量异质结构生长所必需的昂贵设施和漫长的开发过程。

具有原子级清洁、电子学尖锐界面的2D/2D范德华异质结构已得到广泛研究，并实现了许多令人印象深刻的器件演示。例如，通过将石墨烯封装在BN/石墨烯/BN范德华异质结构中，可以在室温和低温下分别实现高达140,000 cm² V⁻¹ s⁻¹和1,000,000 cm² V⁻¹ s⁻¹的超高载流子迁移率。类似的范德华结构可以通过范德华集成二维半导体沟道、二维绝缘介电层和二维金属接触来实现（图4a），从而在各种二维半导体中实现量子振荡和最高的载流子迁移率。除了传统的平面结构外，二维范德华器件的另一个关键发展是通过将二维绝缘体或半导体沟道夹在石墨烯电极之间来演示垂直晶体管，从而实现基于可调谐隧穿或热离子势垒的可切换垂直传输机制。类似地，垂直石墨烯/MoS₂结使得能够构建独特的栅极可调光电探测器，并且MoS₂/BN量子阱结构已被用于创建发光二极管。

除了高性能器件外，范德华异质结构还为二维材料的基础研究提供了一个理想平台。例如，范德华组装的异质双层承载着电可调的层间激子，其电子和空穴局域在不同的层中，继承了其单层的新奇谷对比物理特性，但具有更长的激子寿命。二维磁性材料的范德华异质结构允许探测本征二维磁性（例如，CrI₃）并实现由多重自旋过滤效应赋予的巨大隧穿磁阻（图4b）。

此外，二维磁性材料的发现可以通过邻近效应创建范德华磁性异质结构，这在二维材料中预计会很强，用于探索各种新现象和功能。除了组成层的化学成分外，不同层之间的扭转角提供了另一个自由度来调整其电子特性以实现奇异物理，正如最近在魔角双层石墨烯同质结构中观察到的相关绝缘体行为和超导性所强调的那样。

超越二维材料，将二维原子层与其他维度的材料组件（如0D、1D或3D块体材料）进行范德华集成，对于将二维材料集成到功能器件中至关重要；相关的集成方法总结在框1中。先前的物理气相沉积集成通常会损坏底层的单层原子晶格并降低其电子特性；因此，开发一种无损的范德华集成方法对于在功能器件中捕捉二维材料的内在优点至关重要。例如，在石墨烯上无损范德华集成0D等离子体纳米结构（Au）或量子点（PbS）使得能够制造具有极大增强光电流的石墨烯光电探测器（图4c）。在石墨烯上范德华集成1.5维（称为纳米带）Al₂O₃开辟了一条无键且无损的介电集成途径，用于高迁移率顶栅石墨烯晶体管，并且早于2D/2D范德华集成（图4d）。类似的方法也被用于将纳米线栅极与石墨烯纳米带集成，以确保石墨烯纳米带晶体管的性能。此外，范德华集成金属氧化物核壳纳米线作为自对准栅极，可以在不损坏底层二维半导体的情况下实现超短沟道长度（图4e），从而实现迄今为止报道的最快二维晶体管，截止频率分别为420 GHz和42 GHz。特别是，将光刻定义的栅极阵列物理组装在大面积二维层上，为可扩展的范德华集成开辟了一条途径。低维纳米结构、分子或离子可以化学吸附到二维材料上形成自组装单层和2D/SAM范德华异质结构，或嵌入层状晶体或2D/2D范德华异质结构中，在截然不同的组分之间生成高阶无键范德华超晶格，具有高度可调的层间距离和定制的电子特性（图2h,4f）。

范德华集成器件也可以扩展到三维材料。这种方法结合了范德华集成提供的原子级尖锐界面，以及具有丰富材料选择和可设计特性的成熟三维系统。一个有趣的例子是从2D/3D MoS₂/Ge范德华异质结构创建具有超低亚阈值摆幅的隧穿晶体管（图4g）。二维MoS₂的范德华集成使得能够创建电子学突变的结，这对于高效的电子隧穿至关重要（在离子注入的异质结构中不易实现），而使用三维锗提供了良好控制的掺杂密度和所需的电子亲和势（使用二维半导体难以实现），以最大化开态电流，同时保持低关态电流和小的亚阈值摆幅。另一个最近的例子是演示了具有高度可调势垒高度、接近肖特基-莫特极限的范德华集成金属/半导体结（3D/2D）。使用无悬挂键的二维半导体对于避免肖特基-莫特表面态（在共价键合的三维半导体中不易实现）至关重要，而使用三维金属提供了具有适当功函数的丰富材料库，用于设计的能带对齐（在二维金属中尚不可用）。在光电子学中，各种器件也通过范德华集成二维石墨烯与三维硅波导、SiNx环形谐振器或光纤得以演示，分别实现了独特的栅极可调光调制器、频率梳和调Q激光器。除了电子传输和电子-光子相互作用外，最近在2D/3D范德华结构中出现的强电子-声子耦合也可以为探索新物理和器件提供一个丰富的系统，例如强拉曼散射（WSe₂/SiO₂）和高临界温度超导电性（FeSe/SrTiO₃）。

3D/3D范德华异质结构也可以创建，并具有独特的属性。例如，三维金属薄膜可以范德华集成到三维半导体上，作为无损接触，与沉积的金属接触相比，具有显著改善的电荷注入效率（图4h）。类似地，三维聚合物可以范德华集成到三维钙钛矿上，作为有效的空穴传输层，与溶液处理的聚合物层相比，具有显著改善的器件性能和稳定性。这些例子突出了范德华集成在结合不同材料维度的优点方面的多功能性，为创造超越传统集成方法限制的新型异质结构和器件开辟了道路。

图 4 | 前沿范德华集成电子与光电子器件示意图

a. 2D/2D 平面场效应晶体管，以二维半导体（MoS₂）为沟道、二维绝缘体（BN）为封装层、二维金属（石墨烯）为电极。b. 2D/2D 范德华磁性垂直隧穿结，原子级薄 CrI₃为自旋过滤势垒，石墨烯为电极。c. 0D/2D 光电二极管，量子点或等离子体纳米颗粒范德华集成于石墨烯之上，不破坏原始石墨烯晶格，光电流显著提升。d. 基于 1.5D/2D 的顶栅场效应晶体管，1.5D Al₂O₃纳米带作为电介质范德华集成于石墨烯之上，晶格无损伤。e. 1D/2D 高速晶体管，核壳纳米线作为自对准掩模范德华集成，构建高截止频率二维晶体管。f. 2D/0D 高阶超晶格，0D 分子插层至二维材料中，形成组分迥异、层间距可调的稳定超晶格。g. 2D/3D 隧穿晶体管，二维 MoS₂实现电学锐化结以高效电子隧穿，三维锗提供可控掺杂与电子亲和性。h. 3D/3D 范德华集成，在敏感钙钛矿上实现无损伤金属接触，电荷传输效率远高于沉积法接触。

框1：范德华集成的构建块

多种材料可以作为范德华集成的构建块。尽管集成方法可能不同，但它们都共享相似的集成过程，包含三个基本步骤：(1) 范德华构建块的预制，(2) 从牺牲衬底上分离，以及 (3) 在目标材料上进行物理组装（或层压）。

分子、0D和1D材料

分子以及0D和1D材料通常通过自下而上的化学合成在溶液中或与生长衬底结合力较弱的情况下作为独立物体生产。它们可以作为范德华构建块，并使用简单的表面吸附、浸涂、滴铸或物理摩擦工艺直接集成在目标材料上，如图所示。可扩展的集成也可以通过将这些纳米结构（使用流体、电场或磁场引导的组装）直接组装在目标材料上实现，或者通过首先使用先进光刻技术在牺牲衬底上创建它们，然后将它们转移到目标材料上（图中的“组装-剥离”）。

2D材料

大多数二维层状材料（例如，石墨和MoS₂）可以使用自上而下的方法，如摩擦或机械剥离，直接集成在目标材料上。另一方面，二维构建块和更复杂的异质结构可以使用各种自下而上的方法（如化学气相沉积）在牺牲衬底上合成，然后使用机械剥离（干法转移）、溶液辅助剥离、金属辅助转移或蚀刻工艺（湿法转移）进行分离，然后层压到目标材料上。大面积二维范德华薄膜也通过胶体二维纳米片的溶液组装实现，具有大面积的无悬挂键2D/2D接触（纳米片之间）和很少的界面陷阱态。

3D材料

三维材料范德华集成的关键挑战在于其刚性和相对较大的表面粗糙度，导致部分接触的界面，这对于稳定的范德华集成和电荷传输是不利的。使用物理气相沉积预沉积的三维金属或使用溶液涂层预制的三维聚合物通常表现出与衬底的弱结合，并且可以使用类似于二维构建块的“剥离”方法进行机械分离。这些三维材料的背面复制了牺牲衬底的表面，并且可以是原子级平坦的，以实现有效的范德华集成。然而，物理气相沉积金属的顶表面通常表现出纳米级的粗糙度，可能不是范德华集成的最佳选择。

对于使用化学方法（如金属有机化学气相沉积和分子束外延）预制的具有强界面键合的三维半导体，需要选择性蚀刻牺牲层以进行分离。例如，具有光滑表面的单晶硅可以从绝缘体上硅结构中分离出来。对于高质量的三五族半导体，预图案化过程（成条纹状；图中的“蚀刻-剥离”）可以帮助减少蚀刻时间并提供改善的表面平整度和机械柔韧性；InAs（从AlSb）、GaAs（从AlAs）和GaN（从AlN）的分离和集成已被演示。额外的功能层或钝化层也可以在范德华集成之前沉积在分离的构建块上，以进一步调整界面特性。

方框图1 | 用于范德华集成的0D、1D、2D和3D构建单元。

蓝色代表被集成的材料，红色代表主体材料，深灰色和浅灰色分别代表基底材料和牺牲层。在直接集成中，主体材料参与隔离过程；而在间接集成中，主体材料不参与隔离过程。详情见方框1。

按需集成

最初对范德华（vdW）集成和vdW异质结构的研究揭示了许多令人兴奋的机会。通过进一步将vdW集成扩展到发展成熟的3D材料和其他低维材料，可以分离、混合、匹配和组合更广泛的材料成分，以创建高度工程化的异质结构，并实现构造新型电子、光电子或磁性设备的可能性，这些设备具有前所未有的性能或完全超越现有技术水平的新功能。在此，我们讨论了由vdW集成异质结构产生的几个独特机会。

可调谐的vdW金属/半导体结

在vdW金属-半导体（MS）结中，预先制作金属薄膜并将其物理层压到半导体表面，从而最大程度地减少由集成引起的损伤并最小化缺陷水平。因此，确保了高度可调谐的势垒高度，这是通过设计实现的。因此，通过与具有适当功函数的特定金属进行vdW集成，以实现与相应半导体带边匹配的工作函数，可以实现与各种2D半导体的欧姆接触。通过这种方式，可以通过调整接触金属的功函数来定制多数载流子类型（从电子到空穴），并且只需简单地与具有匹配导带或价带位置的功函数的金属集成，就可以使用相同的2D沟道材料创建互补金属-氧化物-半导体（CMOS）电路。我们注意到，使用单一2D半导体进行CMOS集成对于2D器件领域来说是一个关键挑战，因为在这种原子级薄半导体中，杂质掺杂几乎没有物理空间。

vdW集成也可以用于改善与各种2D半导体的接触；然而，效果可能不如在2D半导体中那样直接。典型的3D半导体可能因表面悬挂键而遭受困扰，这归因于表面晶格终止，从而导致不可避免的界面态。

具体来说，对于共价半导体（如具有大带隙的II-VI族半导体），表面悬挂键会导致费米能级钉扎，并作为载流子穿过界面的屏障，但如果在界面处通过终止悬挂键来消除这些悬挂键，则可能会观察到明显的势垒高度变化。对于具有少量缺陷的深能级掺杂结（例如，由Si或GaAs制成的结），可以通过电场控制耗尽层宽度来实现显著的调制。然而，对于低缺陷密度的结（例如，具有优化接触的常见GaN/金属结），使用常规掺杂方法难以实现载流子浓度的栅极可调性。或者，可以使用涉及vdW集成的替代策略来实现高MS结，作为栅极将载流子浓度调制到通道中。在这种情况下，栅极的尺寸设计与通道尺寸相当，以确保栅极效率。通过将具有匹配带边的金属与金属进行vdW集成的能力，以及高MS结，以及设计具有小势垒高度的理想肖特基势垒（对于接触），也可以实现结构。此外，理想肖特基势垒的vdW集成也可能实现新颖的设备，如非易失性存储器，具有可调阈值电压的可编程设备，以及具有可调阈值电压的设备。

vdW滑动界面

柔韧性和可拉伸性是未来可穿戴电子设备的重要特性，但在典型的硅或III-V族半导体晶圆中很难实现。应对这一挑战的先前方法包括两种截然不同的方法。一种依赖于使用各种新结构（如硅膜），另一种依赖于本质上灵活的新材料（如有机聚合物）。尽管这些方法成功地提高了单个构建块的灵活性，但尚未充分解决异质结构中的应变问题，而异质结构中的应变可能决定设备的整体灵活性。当化学键合的异质结构被拉伸时，通常会积聚在两个不同材料之间的界面（例如，半导体/介电体、半导体/金属）的内部应变，这些材料通常具有截然不同的杨氏模量，其中失效首先发生。相比之下，在vdW集成设备中，具有不同机械性能的构成组件在压缩或拉伸时可以相互滑动，同时保留干净且尖锐的vdW界面，具有优化的电荷传输。这种滑动结可以有效地释放界面处的局部应变，从而克服功能系统中的基本机械失配。其他与滑动相关的效应，如摩擦电效应或摩擦热生成，也值得研究。

按需组装

vdW集成的另一个有趣属性是能够自由设计设备的组装。目前，大多数vdW异质结构是通过繁琐的逐层转移方法制造的。然而，通过开发一种自动冲压机器，并结合适当的机械设计，可以减少缺陷，提高集成产量，并在大范围内获得更好的对齐分辨率，从而实现自由设计。

另一个潜在的挑战是弱键合异质结构的可靠性和稳定性。如前所述，vdW相互作用足以将大块材料保持在一起，抵抗重力运动或溶解。因此，除非有足够强的外力或界面张力，否则两个完全vdW相互作用的材料的不稳定性或分层是不可避免的。在相关材料的情况下，不应忽视单个vdW构建块的热膨胀和收缩，因为不匹配的热性能可能导致温度变化时的界面应力和界面滑动。在这方面，温和的vdW集成过程是有利的，因为它通常不需要像传统集成过程那样的大温度波动。然而，在器件操作期间仍应考虑热效应，并且可以集成应变释放结构或热耗散层，以防止大面积集成中积累的应变。尽管存在这些和其他挑战，但无键合vdW集成开辟了材料集成的新维度，具有无与伦比的自由度，可以集成以前无法组合的材料，开辟新的可能性，接近物理极限并突破，并实现具有前所未有的性能或完全新功能的新型设备的发展，超越现有设备和系统的范围。这些令人兴奋的前景和相关的挑战呼吁更多的努力，以充分释放vdW集成的潜力，用于未来技术。

即插即用本征材料特性

范德华（vdW）集成还可通过 “一步组装” 工艺，在无需额外光刻的条件下集成多种功能元件。例如，典型金属 – 氧化物半导体场效应晶体管（MOSFET）的所有核心组件（栅极金属、介质绝缘层、接触金属与封装聚合物，如图 5f、g 所示）均可实现大规模预制，并直接层压至目标半导体表面。这种范德华集成方式不仅能优化接触界面与介质界面，还为本征材料性能研究提供了高效的 “即插即测” 方案：顶栅与接触结构可直接集成于目标材料表面，无需任何传统制备步骤，也不接触溶剂；更关键的是，整套预制结构可在室温下数秒内完成集成 —— 这对于硅烯、锗烯等易随时间或制备过程快速降解的不稳定材料而言至关重要。

图 5 | 超越二维材料的范德华集成异质结与超晶格新机遇

a. 一步法范德华集成不同功函数预制金属电极的 MESFET 结构，源漏为低肖特基势垒，栅为高肖特基势垒。b, c. 范德华集成铁磁 / 半导体结（b）与超导体 / 绝缘体 / 超导体结（c）示意图，用于量子电子器件中的相干载流子注入。d. n-GaN/p-WSe₂/n-GaN 范德华结构异质集成，用于高性能异质结双极晶体管，以 p 型 WSe₂替代性能不佳的 p 型 GaN。e. 机械压缩（下）与拉伸（上）条件下，范德华异质结（范德华金属 / 可拉伸半导体）示意图，无键合范德华作用允许接触材料相对滑动，有效释放界面局域应变。f, g. 即插即用范德华集成，复杂结构（源漏、栅堆叠）晶圆级预制，切割后快速层压至目标材料，直接探测本征性能。

除了这些新型二维材料，石墨烯、过渡金属硫族化合物等相对 “成熟” 的二维材料，也值得通过这一简单的 “即插即测” 方法重新开展研究。我们的初步结果表明，通过直接的 “即插即测” 操作，化学气相沉积（CVD）制备的单层二硒化钨（WSe₂）的有效场效应迁移率可显著提升（最高可达约 200 cm² V⁻¹ s⁻¹），这一结果提示，其他二维材料的性能可能因未被注意到的时间相关或制备诱导降解而被严重低估。

除二维材料外，这种低温、无溶剂、低能耗的集成策略，同样适用于其他易受损伤的材料体系，包括分子单分子层、有机薄膜 / 晶体，以及金属卤化物钙钛矿材料。这类材料通常无法承受传统微纳加工工艺的高温条件（例如可溶于多种溶剂），或极易因金属沉积过程发生降解。重要的是，“即插即测” 方案提供了一条无光刻、无溶剂、无损伤的器件快速原型化路径，可用于制备有机场效应晶体管（OFET）、有机发光二极管（OLED）、有机光伏器件、钙钛矿场效应晶体管、光伏器件及发光二极管等器件 —— 这些器件此前长期受制备诱导降解问题的困扰，该方案对研究其本征性能、突破各类器件的性能极限具有重要意义。

“即插即测” 方案的另一优势在于其能耗与成本效益。在传统微纳电子学研究中，器件制备通常需要耗时且昂贵的光刻与真空沉积工艺，并非所有实验室都能便捷获取这类设备。此外，即便每次仅制备数微米尺度的器件，贵金属（如金、铂）也需在米级真空腔室中实现均匀沉积，造成大量材料浪费。

与之形成鲜明对比的是，采用 “即插即测” 方案时，可先利用传统光刻技术在晶圆级批量制备大量标准化器件结构，实现高 throughput（吞吐率）生产；使用时仅需从母晶圆上分离出小面积的器件结构（图 5f、g），像 “纹身贴” 一样层压至目标材料表面，大幅缩短时间、降低成本。这一优势对于需要复杂工艺的结构尤为突出，例如极紫外光刻制备的超短栅极、超薄介质层，或光学超材料、T 型栅等特殊结构。

因此，我们预期这类预制复杂晶圆将成为 “即插即测” 技术商业化与标准化的首批产品，有望进一步降低广大科研人员的研究门槛，极大加速基于新材料的器件原型开发，并为纳电子学与纳光子学领域创造新的机遇。

展望

经过近二十年里对各类材料体系范德华（vdW）集成的持续探索，学界也时常提出疑问：这一技术是否仅停留在学术层面，还是具备实际的技术应用潜力？近期，基于光刻定义的三维材料微结构阵列的范德华集成研究成果，有望为该领域带来新的突破方向 —— 它将范德华集成的优势（如原子级洁净、电子学上的陡峭界面）与更具可扩展性和可靠性的三维材料及传统制备工艺相结合，开辟了极具前景的发展路径。例如，通过范德华集成构建的三维金属 / 二硫化钼（MoS₂）界面，实现了近乎理想的无钉扎金属 – 半导体（MS）界面，而这是传统制备方法难以达成的，也为多年前预测的肖特基 – 莫特极限提供了实验验证。这种利用简单范德华集成实现高性能器件的成果，凸显了该方法的稳健性，以及其在构建传统工艺难以实现的原始界面方面的独特优势。

范德华集成还可进一步拓展至可扩展的系统级集成领域。各类有源或无源器件层，可通过反复层压预制的范德华基元（如半导体、栅介质和接触电极），或预组装的器件层（如 CMOS 电路、闪存和光电二极管阵列），采用逐层堆叠工艺实现组装（图 6）。各有源器件层之间可通过无源平坦化层分隔，并可借助垂直互连通道实现层间连接。在这种异质堆叠结构中，功能层以范德华方式集成，不受晶格匹配或工艺兼容性的限制，有望大幅降低三维电子集成的工艺成本与器件面积。因此，范德华集成与更成熟、可靠的三维材料及器件的结合，有望弥合学术研究与工业应用之间的鸿沟。

图 6 | 三维电子系统的逐层范德华组装潜力

a. 范德华器件集成核心构筑基元与系统集成核心器件层示意图。b. 电路级（CMOS 电路）范德华集成，组装沟道材料、电极与电介质、互连等基元。c. 高阶系统级集成，逐层范德华堆叠多个有源功能层，以低温平坦化层（无源层）隔离。

尽管范德华集成展现出巨大潜力，也催生了诸多振奋人心的概念验证器件，但将其转化为实用技术所面临的挑战不容忽视。持续的投入至关重要，这不仅需要突破单个器件的性能极限，更需提升其集成良率、工艺兼容性、稳定性与可扩展性。虽然将单个基元物理组装为范德华异质结构的方式，为异质材料集成提供了极大灵活性，也显著加速了基础研究与概念验证的进程，但实现高良率、高吞吐量的大规模范德华异质结器件阵列集成，仍是一大核心挑战。例如，当前主流的范德华堆叠工艺仍高度依赖软印章（如硅酮聚合物）的手动对准转移技术，这类材料通常具有较大的机械膨胀系数，在大规模集成中会限制对准精度。此外，对于绝大多数范德华界面而言，界面尺寸、均匀性、褶皱、表面污染以及界面气泡等问题，都是严重制约器件良率的关键技术难题，且随着集成面积或步骤的增加，这些困难会呈指数级增长。这些技术挑战需要多学科的协同攻关，尤其是化学与材料科学领域，需开发出高均匀性、原子级平整度且结构设计精细的范德华基元合成与制备方法；同时工程领域也需研发具备合理机械设计的自动压印设备，这对于减少缺陷、提升大规模集成的良率与对准精度至关重要。

另一项潜在挑战是弱键合范德华异质结构的可靠性与稳定性。如前文所述，两个完全接触表面间的范德华相互作用足以维持体材料的结合，使其免受重力影响或发生解体。因此，除非存在足够强的外力或界面应变，否则完全范德华作用的材料界面发生失稳或分层的可能性极低。与此同时，单个范德华基元的热胀冷缩效应也不容忽视，热性能的不匹配可能在温度变化时引发界面应变与界面滑移。在这一方面，温和的范德华集成工艺具有天然优势 —— 它通常无需经历传统集成工艺中不可避免的大幅温度波动。不过，器件工作过程中的热效应仍需重点考量，可通过集成应变释放结构或散热层，避免大面积集成中应变的累积。尽管面临上述诸多挑战，但无键合的范德华集成仍为材料集成开辟了全新维度，它赋予了前所未有的材料组合自由度，实现了以往无法结合的材料体系的集成，为突破此前难以企及的物理极限提供了新的可能，也为开发具有前所未有的性能、或现有材料与系统无法实现的全新功能的新型器件奠定了基础。这些激动人心的前景与随之而来的新挑战，呼吁学界投入更多努力，充分释放范德华集成在未来技术中的潜力。